[发明专利]减少炉管中薄膜生长的负载效应的方法

说明书

技术领域

本发明涉及一种减小炉管中薄膜生长负载效应的方法。 

背景技术

半导体集成电路工艺生产中，炉管生长薄膜，一般在同一炉管中放置多个批次(lot)同时作业时，虽然这些批次都是使用相同的程序(recipe)，但是由于炉管本身存在气体流量耗尽效应，会导致气体先经过的批次和后经过的批次生长的薄膜厚度不同。这种情况，业内普遍通过在每个批次的温度控制器调节温度与空缺位置填光片(没有图形的新片)的方法来解决耗尽效应所导致的膜厚问题。但是，由于每一种产品的需要成膜的面积是不相同的，当产品的成膜的面积差别较大时，就无法通过相同的温度补偿系数来对于所有产品解决耗尽效应所带来的膜厚问题。然而，如果对于需要同一种膜质和膜厚成膜的不同产品，都使用独立的成膜程序，将会导致产能的极大浪费。 

如在栅极侧墙层(poly spacer nitride)生长时，由于各家产品差异比较大，不同的芯片设计引起了负载效应差异比较大。因薄膜生长不仅发生在多晶硅栅极顶部(图1中的位置1处)和多晶硅栅极之间(图1中的位置2处)，而且同时发生在多晶硅栅极侧墙(图1中的位置3处)，即与多晶硅的整体表面积相关。 

这时预先设定的温度调节器的温度不能改善这种负载效应，必须通过 重新调节这些温度调节器的设定温度。 

传统方法通过光刻版的数据密度(Data Rate)，即图形密度，就是指多晶硅正面面积与整个芯片面积的比值来判断这些产品的差异，但是实际使用时发现这种方法并不能准确反映实际的硅片上成膜的差异。 

发明内容

本发明要解决的技术问题是提供一种减少炉管中薄膜生长的负载效应的方法，其能有效降低负载效应影响。 

为解决上述技术问题，本发明的降低炉管中薄膜生长的负载效应的方法，在薄膜生长之前，包括如下步骤： 

1)分别计算程序相同的每个芯片的负载效应数值，计算公式为R＝(P*H*O+S₁)/S₁；O＝V₂/V₁，其中P为芯片中成膜前台阶的周长，H为成膜前台阶高度，S₁为芯片面积，V₁为芯片中正面的成膜速率，V₂为芯片中台阶侧面的成膜速率，O为芯片的侧面与正面的成膜速率之比； 

2)将所计算出的负载效应数值小于等于170％的芯片，安排进行同时作业； 

3)对于负载效应数值大于170％的芯片，比较任意两个芯片之间负载效应数值的差值，当差值小于30％时，安排进行同时作业； 

4)其它情况一律分开作业。 

采用本发明的方法，能较好的表征和区别不同批次硅片薄膜生长的负载情况。同时本发明的方法中，采用负载效应相类似的批次在同一炉管中生长，能较好的兼顾膜厚偏差和产能两方面的问题。 

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明： 

图1为薄膜生长的位置示意图； 

图2为本发明的减少炉管中薄膜生长的负载效应的方法的示意框图。 

具体实施方式

本发明的方法中，采用下式来表征薄膜生长的负载效应： 

R＝(P*H*O+S₁)/S₁；O＝V₂/V₁

其中，R为表征整个芯片的单位面积内的负载效应，P为芯片中成膜前台阶的周长，H为成膜前台阶高度，S₁为芯片面积，V₁为芯片中正面的成膜速率，V₂为芯片中台阶侧面的成膜速率，0为芯片的侧面与正面的成膜速率之比。上述参数中，周长P可以通过软件计算得到，例如Mentor的DRC软件等。台阶高度H可以通过芯片断面测量得到。芯片面积S₁为芯片设计时的参数。正面淀积速率V₁，可以通过试验，芯片断面测量得到。侧面淀积速率V₂，可以通过试验，断面测量得到。 

本发明的减少炉管中薄膜生长的负载效应的方法，在薄膜生长之前，包括如下步骤(见图2)： 

1)分别计算程序相同的每个芯片的负载效应，计算公式为： 

R＝(P*H*O+S₁)/S₁；O＝V₂/V₁，