[发明专利]印刷线路板

说明书

本申请是申请日为2006年6月13日、申请号为200680021236.7、发明名称为“印刷线路板”的申请的分案申请。

技术领域

本发明涉及一种具有积层部的多层印刷线路板，该积层部是通过由绝缘层内的导通孔将隔着上述绝缘层层叠的多个布线图案相互电连接而构成的。

背景技术

以往提出了各种具有积层部的印刷线路板的构造，该积层部是通过由绝缘层内的导通孔将隔着上述绝缘层层叠的多个布线图案相互电连接而构成的。例如，在这种印刷线路板中，所安装的半导体元件高速通断时，有时会产生开关噪声而使电源线的电位瞬间降低，而为了抑制这样的电位瞬间降低，提出了在电源线与接地线之间连接电容器部而去耦的方法。作为这样的电容器部，在专利文献1中提出了一种在印刷线路板内设置层状电容器的方法。

专利文献1：日本特开2001-68858号公报

最近，关于安装于印刷线路板的IC芯片，以降低消耗电力和提高系统性能为目的，开发了一种将2个以上的处理器核心收容于1个封装中的微型处理器，即所谓的多核处理器。将这样的多核处理器安装于上述公报中记载的印刷线路板时存在这样的问题：由于使多个处理器核心连接于共同的层状电容器，因此在其中的一个处理器核心的电压变动时，其余的处理器核心的电压也会受其影响，而易于发生误动作。

发明内容

本发明即是鉴于该课题而做成的，其目的在于提供一种这样的构造：在安装有多核处理器的印刷线路板中，可以抑制各处理器核心的电位瞬间降低，而且1个处理器核心的电压变动不会影响其余的处理器核心。

本发明为达到上述目的的至少一部分而采用了以下方法。

即，本发明的印刷线路板包括安装部、电源线、接地线、和层状电容器，上述安装部用于安装多核处理器(multicore processor)，该多核处理器在1个芯片上包括多个处理器核心(processor cores)；对上述多核处理器的各处理器核心分别独立形成上述电源线；对上述多核处理器的各处理器核心分别独立形成上述接地线；对上述多核处理器的各处理器核心分别独立形成高电介体层、上表面电极和下表面电极，上述层状电容器的夹入上述高电介体层(high-dielectric layer)的上述上表面电极及上述下表面电极中的一方电极连接于规定的处理器核心的电源线，上述上表面电极及上述下表面电极中的另一方电极连接于上述规定的处理器核心的接地线。

在本发明的印刷线路板中，多核处理器所包含的各处理器核心的每个处理器核心形成有电源线、接地线及层状电容器。因此，即使各处理器核心的电位瞬间降低，也可以通过与其相对应的层状电容器的作用来抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

在本发明的印刷线路板中，上述高电介体层优选使用预先烧制高电介体材料而制成的陶瓷制构件。这样，由于连接于电源线与接地线之间的层状电容器的高电介体层为陶瓷制，因此与像以往那样地混合有无机填料的有机树脂制的情况相比，可以提高介电常数，从而可以增大层状电容器的静电电容。因此，即使在半导体元件的通断频率高到数GHz～数十GHz(例如，3GHz～20GHz)，而易于产生电位的瞬间降低的状况下，也可以起到充分的去耦效果。例如，在该印刷线路板具有积层部时，通常在200℃以下的温度条件下制作积层部，烧制高电介体材料来制作陶瓷是困难的，因此，针对这一点，也优选是与积层部不同，而使用由预先烧制高电介体材料而作成的陶瓷制高电介体层。

对于这样的高电介体层，并没有特别的限定，优选是高电介体层通过烧制下述原料而制成的，该原料例如是含有从由钛酸钡(BaTiO₃)、钛酸锶(SrTiO₃)、氧化钽(TaO₃、Ta₂O₅)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅钕(PNZT)、锆钛酸铅钙(PCZT)、及锆钛酸铅锶(PSZT)构成的群中选取的1种或2种以上的金属氧化物而成的。