[发明专利]半导体器件结构及其制造方法

权利要求书

1.一种半导体器件结构，包括：

半导体衬底；

沟道区，形成于所述半导体衬底上；

栅极区，形成于所述沟道区上；

源/漏区，形成于所述沟道区两侧；

金属塞，与所述栅极区或源/漏区接触；

介质层，围绕所述金属塞形成，并且从所述金属塞的底部到顶部，所述介质层是一次成型的。

2.根据权利要求1所述的半导体器件结构，其中，所述介质层的材料具有应力，对于pMOSFET，所述介质层具有压应力，对于nMOSFET，所述介质层具有拉应力。

3.根据权利要求2所述的半导体器件结构，其中所述介质层的材料包括低k介质材料。

4.根据权利要求2所述的半导体器件结构，其中，所述介质层的材料包括应力氮化物。

5.根据权利要求1所述的半导体器件结构，其中，所述源/漏区嵌入于所述半导体衬底形成；或所述源/漏区为提升型源/漏区。

6.根据权利要求5所述的半导体器件结构，其中，对于pMOSFET，所述源/漏区由SiGe形成，对于nMOSFET，所述源/漏区由Si:C形成。

7.根据权利要求1所述的半导体器件结构，其中，所述介质层的厚度为70-300nm。

8.根据权利要求1所述的半导体器件结构，其中，只有源/漏区上与金属塞接触，并且所述金属塞与栅极区等高。

9.根据权利要求1至8中任一项所述的半导体器件结构，其中所述栅极区的外侧与所述介质层直接接触。

10.一种半导体器件结构的制造方法，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极区以及栅极区外侧的侧墙；

在所述栅极区的两侧形成源/漏区；

在所述半导体衬底上与所述栅极区或源/漏区对应形成金属塞；

在所述半导体衬底上形成第一介质层，以使所述金属塞的底部到顶部被所述第一介质层环绕。

11.根据权利要求10所述的方法，其中，所述栅极区由牺牲栅极形成；

则在形成侧墙之后，所述方法进一步包括：

将所述牺牲栅极去除以在所述侧墙内形成开口；以及在所述开口中形成替代栅极。

12.根据权利要求11所述的方法，其中，在所述开口中形成替代栅极之前，所述方法进一步包括：

在所述开口中形成栅介质层。

13.根据权利要求10所述的方法，其中，在所述半导体衬底上与所述栅极区和源/漏区对应形成金属塞包括：

在所述半导体衬底上形成第二介质层；

在所述第二介质层中，与所述栅极区或源/漏区对应形成接触孔，并在所述接触孔内填充金属形成金属塞；

将所述第二介质层去除。

14.根据权利要求13所述的方法，其中，仅与源/漏区对应形成接触孔，在所述接触孔内填充金属形成金属塞，并且形成的接触孔与所述栅极区等高。

15.根据权利要求13所述的方法，其中所述形成第一介质层包括：

采用等离子体增强化学气相淀积形成具有应力的第一介质层。

16.根据权利要求10所述的方法，其中，对于pMOSFET，所述第一介质层具有压应力，对于nMOSFET，所述第一介质层具有拉应力。

17.根据权利要求10所述的方法，其中所述第一介质层的材料包括低k介质材料。

18.根据权利要求10所述的方法，其中形成源/漏区的方法包括：

在所述侧墙的外侧刻蚀所述半导体衬底形成凹槽；以及

在所述凹槽中外延形成源/漏区。

19.根据权利要求10所述的方法，其中，对于pMOSFET，所述源/漏区由SiGe形成，对于nMOSFET，所述源/漏区由Si:C形成。

20.根据权利要求10所述的方法，其中形成的源/漏区为提升型。

21.根据权利要求10至20中任一项所述的方法，在去除所述牺牲层时，所述方法进一步包括：

将所述栅极区外侧的侧墙去除。