[发明专利]脉宽控制环快速锁定控制电路

说明书

技术领域

本发明涉及一种时间快速锁定控制电路，特别涉及一种脉宽控制环快速锁定控制电路。它的直接应用领域是高速高精度模数转换器中的时钟脉宽控制环系统。

背景技术

近年来，DDR SDRAM、A/D转换器等系统采用双倍速率技术(DDR)来满足人们对高速处理的要求。在这些系统中，不仅要求时钟占空比精确为50％，而且要求电路具有快速的锁定占空比。

脉宽控制环系统能很好地解决高速工作且精确锁定的要求，为了得到准确的控制电压实现精确锁定、峰峰值抖动小，就要有低的环路增益。但是，低环路增益将带来很长的锁定时间，未锁定的时间周期会对系统其它模块的正常工作产生影响，使时钟脉宽控制环系统上电后到正常工作的时间延长。

常规的脉宽控制环系统是从直流状态开始调整占空比。每个周期电荷泵对控制压控延迟线调整的近似斜率为(I_CP/C_P)Δφ/2π，则压控延迟线输出可表示为：

VC(t)=ICP2πCPtΔφu(t)---(1)]]>

其中，t为系统周期，Δφ为高电平和低电平的相位差。C_P为回路滤波电容，I_CP为电荷泵电流。对于给定的t，I_CP，C_P，压控延迟线的输出电压V_C正比于Δφ。V_C在每个周期累加一部分的步进幅度，从初始零开始，最终达到锁定电压。此脉宽控制环系统的缺点在于系统上电后压控延迟线电压从零电压开始，Δφ从初始的最大值，渐渐减小到零，此脉宽控制环系统的电压控制延迟线在初始时候变化快，在经历数周期的延迟后，压控延迟线的变化缓慢，再经多个系统周期，压控延迟线的延迟控制最终稳定，因此，其稳定状态是靠系统自己本身的收敛来实现的，需要花费系统太多的时钟周期，导致脉宽控制环系统上电到正常工作的时间周期过长。

有一些改进的脉宽环控制环系统，如文献1：“A 500-MHz-1.25-GHz Fast-LockingPulsewidthControl Loop With Presettable Duty Cycle”(《IEEE JOURNAL OF SOLID-STATECIRCUITS》，2004 NO.3，P463-P468)。它是在环路上附加一个低精度的A/D转换器来控制电流镜阵列，加大了初始电荷泵电流I_CP，从而加快单周期逼近压控延迟线电压步进，来达到快速锁定的目的；当系统脉宽稳定后，根据A/D转换器的处理，再降低I_CP到设计状态。此电路的缺点为：它需要设计额外的低精度A/D转换器和电流镜阵列，占用了大量的版图面积，且系统功耗增加。

发明内容

本发明所要解决的技术问题在于发明一种脉宽控制环快速锁定控制电路，其目的是缩短脉宽控制环电路的锁定时间，且其自身的功耗小，电路系统微小，可靠性高。

为实现上述目的，本发明解决上述技术问题所采取的技术方案在于：一种脉宽控制环快速锁定控制电路，它包括：