[发明专利]一种检错/纠错校验模块的检测方法及装置

说明书

技术领域

发明涉及检测技术，尤其涉及一种检错/纠错(Error Checking andCorrecting，ECC)校验模块的检测方法及装置。

背景技术

随着集成电路的飞速发展，半导体存储器的集成度越来越高，容量也越来越大。随之而来的问题是半导体存储器的可靠性和成品率面临严重的挑战，比如信噪比随着集成度的增加而减小，存储节点电荷量的降低使得存储单位更容易受宇宙射线的影响，深亚微米技术下的工艺偏差和材料缺陷导致存储器成品率的降低等。

在半导体的生产过程中，可能受生产环境等的限制或者影响，使得产品可能存在质量上的缺陷，比如集成电路中的二极管、三极管等电子元器件存在质量缺陷，将会导致整个集成电路在某些特定情况下可能会产生错误的信息处理。

然而，一般集成电路中均包含数量非常大的各种电子元器件，其中的每个元器件并不是任何一个应用都会利用到，因为一般而言，一个具体应用涉及到的一般也仅是集成电路中的部分电子元器件。如果一个集成电路中，仅仅是其中少量甚至一个元器件存在质量缺陷(如一个晶体管不能正确地翻转)，那实际应用中除非是碰到特定的应用需要，否则该集成电路可能会难以暴露出该质量缺陷。而且即便某一应用能暴露出该质量缺陷，但囿于错误排查方式和手段的有限，使得不一定能迅速将质量缺陷的成因排查到该集成电路或者定位到该集成电路的该缺陷位置上。

ECC校验模块是一种常见的纠错码技术，其不但可以检测错误，而且可以定位错误位置并进而纠正错误，是半导体存储器中一种重要的容错技术。鉴于ECC校验模块的普遍应用，有必要提供相应的检测技术来对ECC校验模块进行硬件缺陷的检测，以用于生产商等进行产品检测。

发明内容

本发明所要解决的技术问题是需要提供一种ECC校验模块是否存在硬件缺陷的检测技术，以解决对ECC校验模块的硬件缺陷进行检测的技术问题。

为了解决上述技术问题，本发明提供了一种检错/纠错校验模块的检测装置，所述检错/纠错(ECC)校验模块包括锁存器、校验电路以及检错/纠错电路；所述锁存器用于存储ECC码字的数据组；所述校验电路用于对所述数据组进行实时校验，生成校验位；所述检错/纠错电路用于采用所述校验位对所述数据组进行检错/纠错；

所述检测装置包括输入端口(300)、判断电路(310)、选择输入电路(320)及比较电路(330)，其中：

所述输入端口(300)，用于接收校验码字；所述校验码字包含待测数据组及待测校验位，所述待测数据组或者待测校验位中包含错误位；

所述判断电路(310)，用于将所述待测数据组发送给所述锁存器，还用于判断所述错误位在所述待测数据组中还是在所述待测校验位中；

所述选择输入电路(320)，用于所述错误位在所述待测数据组中时存储所述校验电路对所述待测数据组进行校验生成的新生校验位，所述错误位在所述待测校验位中时存储所述待测校验位；

所述比较电路(330)，用于将所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行检错/纠错所获得的新生数据组与预期数据组进行比较，获得比较结果；

其中，所述预期数据组为对应于所述待测数据组经过正确的纠错/检错后获得的数据组。

优选地，该检测装置进一步包括：

输出端口，用于在所述检错/纠错电路获得所述新生数据组后，将所述新生数据组发送给所述比较电路(330)。

优选地，所述选择输入电路(320)用于将所述新生校验位或者待测校验位存储到写缓冲器中；

其中，所述检错/纠错校验模块包括所述写缓冲器。

优选地，所述输入端口(300)用于接收所述待测数据组或者待测校验位中包含一位所述错误位的所述校验码字。

优选地，所述输入端口(300)用于接收外部输入的若干校验码字；

其中，所述检错/纠错电路利用所述新生校验位或者待测校验位对所述待测数据组进行所述检错/纠错时，所述若干校验码字中的每个所述校验码字使所述检错/纠错电路的至少一个逻辑门产生翻转。

优选地，所述检错/纠错电路利用所述若干校验码字进行所述检错/纠错时，所述检错/纠错电路的每个逻辑门产生翻转。

为了解决上述技术问题，本发明还提供了一种检错/纠错校验模块的检测方法，所述检错/纠错(ECC)校验模块包括锁存器、校验电路以及检错/纠错电路；所述锁存器用于存储ECC码字的数据组；所述校验电路用于对所述数据组进行实时校验，生成校验位；所述检错/纠错电路用于采用所述校验位对所述数据组进行检错/纠错；