[发明专利]冗余时钟系统

权利要求书

1.一种冗余时钟系统，其特征在于，包括n个时钟模块，每个时钟模块用于输出具有故障安全特征的信号给其它n-1个时钟模块及其自身，所述时钟模块包括高频时钟单元和并行冗余处理单元，所述高频时钟单元用于产生具有故障安全特征的高频时钟和复位信号，其包括时钟比较器、错误状态锁存器和安全切除逻辑；所述并行冗余处理单元用于产生具有故障安全特征的同步冗余时钟输出，其包括时钟表决电路、时钟同步电路、安全比较器和安全切除逻辑。

2.如权利要求1所述的冗余时钟系统，其特征在于，所述高频时钟单元基于N取M结构，其中N≥M，M≥2。

3.如权利要求2所述的冗余时钟系统，其特征在于，所述高频时钟单元基于2取2结构。

4.如权利要求3所述的冗余时钟系统，其特征在于，所述高频时钟单元设置有：

两组相同且独立的晶振和复位芯片，每个复位芯片同时输出低电平有效和高电平有效的复位信号；其中，低电平有效的复位信号经过与门输出低电平有效的复位信号，高电平有效的复位信号经过或门输出高电平有效的复位信号；

两组时钟比较器，每组时钟比较器均使用晶振时钟信号和N分频器分频之后的信号，本组N分频器的输出送给另一组时钟比较器；以一组晶振时钟信号作为时钟源，测量另一组N分频器的输出是否正确；

两个相同的错误状态锁存器，用于锁住所述时钟比较器输出的错误状态；

安全切除逻辑，其时钟输入来自于晶振时钟信号，或者分频之后的时钟信号。

5.如权利要求4所述的冗余时钟系统，其特征在于，测量N分频器的输出是否正确的判断标准为：如果N分频器的输出高电平或低电平持续的时间为N或N-1个时钟源周期时，则N分频器的输出为正确，否则为错误。

6.如权利要求1所述的冗余时钟系统，其特征在于，所述并行冗余处理单元中，所述时钟表决电路和时钟同步电路基于N取1结构，其中N取1、2、3或4。

7.如权利要求6所述的冗余时钟系统，其特征在于，时钟表决电路的输入来自于时钟模块的输出，经过或门之后，送入与门作为D触发器的时钟输入，D触发器的输出送到时钟同步电路和延迟电路。

8.如权利要求6或7所述的冗余时钟系统，其特征在于，所述时钟同步电路采用数字锁相环电路。

9.如权利要求1所述的冗余时钟系统，其特征在于，所述并行冗余处理单元中，所述安全比较器基于N取M结构，其中N≥M，M≥2。

10.如权利要求9所述的冗余时钟系统，其特征在于，所述安全比较器基于2取2结构。

11.如权利要求9或10所述的冗余时钟系统，其特征在于，所述安全比较器采用完全自校验电路。