[发明专利]一种大量端口互连线模型降阶方法及装置

说明书

技术领域

本发明属于集成电路领域，具体涉及一种具有大量端口的互连线模型降阶方法及装置。

背景技术

互连线网络天然具有大量的端口。集成电路可以划分成有源器件以及互连线。有源器件通常具有一定数量的引脚，互连线将这些引脚连接在一起形成具有一定功能的集成电路。单根互连线可能会连接成千上万个引脚，因此会具有成千上万个端口。同时，由于集成电路中耦合效应的存在，即使单根互连线的端口数目不是很多，但是由于互连线耦合形成的线性网络的端口数目仍然会很大。

互连线电路的规模非常庞大，其节点数通常会达到数万到数十万量级。直接对互连线电路进行分析，复杂度非常高。模型降阶方法通过把原来大规模的互连线电路降阶为一个小规模的电路模型来降低求解电路的复杂度，从而可以在较短的时间内对电路的功能和性能进行快速验证，以便对电路的设计方案及时加以改进。

标准Krylov子空间投影降阶类算法是互连线电路降阶分析的主流技术，该类算法具有良好的数值稳定性，可以实现精确的矩匹配，达到较高的降阶精度，同时可以保证降阶系统的无源性[1-2]。但是当互连线电路端口数目增多时，Krylov方法的效率下降非常快[3]，这主要是因为匹配相同数目的矩，降阶系统的阶数会随着端口数目的增加而线性增加。一些旨在提高投影降阶算法效率的方法被提出。这些方法主要是通过寻找输入端口波形的相关性[4]、端口之间的相关性[5，6]来进一步提高投影方法的效率。这类方法并不适用于一般的互连线网络，而且当端口数目达到成千上万规模时，这类方法的效率也无法保证。

另一类针对具有大量端口互连线的模型降阶方法是基于消去的方法，包括PACT[7]，TICER[8]以及SIP[9]。在这些基于消去的模型降阶方法中，最终的降阶模型是通过消去线性电路内部的一些节点来完成的，这一过程类似于稀疏矩阵的高斯消去。这些降阶方法可以保证传递函数的前两阶矩与原始系统矩匹配。因为这类方法是基于消去内部节点来实现降阶，所以这类方法的效率和端口的数目是没有关系的。从矩匹配的角度来看，基于消去的方法仅能保证两阶矩的匹配，可以看作矩匹配方法的一种退化，其效率的提高通过精度的损失来实现的。

对于这类基于消去的方法，还有一个严重的问题，就是消去的过程将会引入数目很多的非零元，从而使得降阶后的模型非常稠密，降低降阶模型的仿真效率。在某些情形下，甚至还会出现降阶后的模型模拟时间比原始模型更长的实例。

与本发明相关的现有技术有如下参考文献：

[1].Odabasioglu，M.Celik and L.Pileggi，“PRIMA：Passive Reduced-Order Interconnect Macromodeling Algorithm”，IEEE Trans.On CAD of Integrated Circuits and Systems，vol.17，no.8，pp.645-654，Aug.1998.

[2].Roland W.Freund，SPRIM：Structure-Preserving Reduced-Order Interconnect Macromodeling.Proc.Of IEEE/ACM ICCAD’2004，pp80-87，Nov.，2004.

[3].P.Feldmann and F.Liu，“Sparse and efficient reduced order modeling of linear subcircuits with large number of terminals，”in Proceedings of IEEE/ACM International Conference on Computer-Aided Design，Nov.2004，pp.88-92.

[4].L.Silveira and J.Phillips，“Exploiting input information in a model reduction algorithm for massively coupled parasitic networks，”in Proceedings of IEEE/ACM Design Automation Conference.San Diego，June 2004，pp.385-388.