[发明专利]半导体装置的栅极结构、半导体装置及其制造方法

说明书

技术领域

本发明涉及一种形成集成电路装置的工艺，特别是涉及一种形成集成电路装置中栅极的工艺。

背景技术

在半导体产业中，现今的趋势是持续不断地增加装置的密度。为了达成高密度，持续不断地努力在半导体晶圆上缩小这些装置的尺寸至次微米层级。为了达成如此高的装置封装密度，必须使用越来越小的特征尺寸。此包括互连线的线宽和间距以及例如是不同特征的边缘及角落的表面几何轮廓。

产生具有微小间距于相邻的特征之间的小特征可以藉由使用高解析度的微影工艺来达成。一般而言，微影是指在不同物体之间移转图案的工艺。其包括用来制造集成电路的技术，其中是将硅晶圆涂布一层光敏感物质(此处称为光阻)且将选定的涂布表面暴露于光源(例如光学光、x光或是电子束)之下，使其照射此涂布表面并通过一预期图案的大量转换板模(称为光罩)。此微影涂布通常是光敏感物质的涂布，其适用于接收一欲转换图案的投影成像。一但此成像被投影，其会无法擦除地形成在涂布物质上。经由光罩转移的照射涂布导致此成像区域可以或多或少的溶解于一特定显影溶剂中(视此涂布而定)。在显影工艺中较多的可溶解区域的移除会在涂布中留下较难溶解的高分子的图案成像。

此投影成像可以是所要图案的正像或负像。多年来有着两种不同的光阻被开发出来：正光阻及负光阻。使用正光阻，暴露于光照射的部分会在显影时被除去，而使用负光阻，则是没有暴露于光照射的部分会在显影时被除去。历史上，负光阻无法在线宽及线距的光阻图案需要小于3微米的需求下使用。因此，正光阻取代负光阻被使用在超大型集成电路(VLSI)装置的工艺中。

使用正光阻的一个特定问题是可以对集成电路产生致命的影响。突起的特征在工艺中通常需要不欲见的凹入轮廓。许多已知机制可以在多层结构中产生凹入轮廓。一个常见的机制是在蚀刻之后沉积的层中显露其本身。假如一个或多层的下层材料较一上层材料具有较快的蚀刻速率的话，就会产生一凹陷或是陷入的轮廓。另一个常见的机制是牵涉到化学气相沉积(CVD)。对某些化学气相沉积(CVD)反应，当材料被沉积于突起的长方形特征之上时，在边缘的沉积速率通常会较快，导致一特征具有陷入的轮廓。另一种在多层特征中产生凹入轮廓的机制是氧化效应。举例而言，假如包含硅化钨层的多层堆叠的侧壁除了基底以外均氧化，硅化钨层的边缘会较其他层氧化的速度快很多，导致一凹入的侧壁轮廓。此外尚有其他的一些机制，例如光罩邻近效应、及蚀刻效应，均是已熟知的会对单层特征产生凹入轮廓的机制。如此因为自单一层材料一杂质梯度所导致的蚀刻速率差异是后者现象的一个广知的范例。一般而言，较大的掺杂浓度阶级，则其蚀刻速率较快。

假如一突起特征具有陷入的轮廓时，任何由此陷入的轮廓产生的凸悬下方的正像光阻无法在曝光工艺中被照射到。因此，在此凸悬下方的光阻在显影之后仍会维持在原处。如此会在一沉积于一介电覆盖的陷入轮廓特征上的导电层造成问题，此导电层必须选择性地蚀刻以形成多个分开的导电结构才不会短路。此陷入轮廓或许可以提供一路径造成多个彼此分开的导电结构发生短路。这样的问题造成维持所要的临界尺寸变得十分困难，特别是在65纳米或以下的技术设计节点中。

因此，需要提供一种集成电路制程的替代方案以允许达到所需的临界尺寸，而不会严重地增加制程的成本及复杂性。由此可见，上述现有的半导体装置及其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置的栅极结构、半导体装置及其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的主要目的在于，克服现有的半导体装置及其制造方法存在的缺陷，而提供一种新的半导体装置及其制造方法、半导体装置的栅极结构，所要解决的技术问题是使其通过氩/氧处理所形成瓶状栅极结构，可以有效地增加蚀刻的临界尺寸而不需要利用产生更多的副产物的工艺及不会需要引入不稳定的工艺或设备，并且不会严重地增加工艺的成本，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造一半导体装置的方法，包含形成一具有多层的栅极结构，蚀刻该栅极结构，以及在该栅极结构的最终过度蚀刻之前进行氩/氧处理，以形成一瓶状栅极结构。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。