[发明专利]用以调整集成电路设计的区域和全域图案密度的方法

权利要求书

1.一种集成电路设计方法，其特征在于，包括下列步骤：

提供一电路设计布局，其具有多个功能区块设置在彼此相距一距离处；

在该电路设计布局中，在距离一功能区块一预定距离内，对一邻近虚拟区域确定一区域图案密度；

根据该区域图案密度，对该邻近虚拟区域执行一区域虚拟插入；

对该多个功能区块的其余至少部分功能区块，重复上述确定步骤和执行步骤；及

根据一全域图案密度，对一非区域虚拟区域实施一全域虚拟插入。

2.根据权利要求1所述的集成电路设计方法，其特征在于，还包含在所述执行区域虚拟插入步骤和所述实施全域虚拟插入步骤之前，对该多个功能区块执行另一虚拟插入。

3.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的区域图案密度等于该多个功能区块其中之一的一图案密度。

4.根据权利要求3所述的集成电路设计方法，其特征在于，其中所述的多个功能区块其中之一的该图案密度等于该多个功能区块其中之一的一平均图案密度。

5.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的执行该区域虚拟插入的步骤包括在该邻近虚拟区域加入多个虚拟特征，及调整和重新定位该多个虚拟特征的至少其中之一。

6.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的执行该区域虚拟插入的步骤包括在该邻近区域插入多个虚拟特征，以使该邻近虚拟区域具有一梯度密度图案。

7.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的全域图案密度等于该多个功能区块的一平均图案密度。

8.根据权利要求7所述的集成电路设计方法，其特征在于，依据所述多个功能区块的的个别区域，该全域图案密度等于该多个功能区块的一加权平均图案密度。

9.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的全域图案密度等于该多个功能区块的多个图案密度的一中位数。

10.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的预定距离的决定是基于一化学机械研磨工艺的一参数，其应用于具有该电路设计布局的一图案的一半导体基板。

11.根据权利要求1所述的集成电路设计方法，其特征在于，其中所述的实施一全域虚拟插入的步骤包括：在上述执行该区域虚拟插入的步骤前，实施该全域虚拟插入。

12.一种电脑实施的集成电路设计方法，其特征在于，包括下列步骤：

提供一电路设计布局，其具有多个功能区块；

对每一个该多个功能区块，实施一第一虚拟插入；

根据一全域图案密度，对该电路设计布局实施一第二虚拟插入；

在该电路设计布局上，对一邻近虚拟区域和该多个功能区块的一邻近功能区块，确定一区域图案密度；及

根据该区域图案密度，对该邻近虚拟区域实施一第三虚拟插入。