[发明专利]体系结构事件期间维持处理器资源

说明书

本申请是申请号为200580025726.X、国际申请日为2005年7月14日、发明名称为“体系结构事件期间维持处理器资源”的发明专利申请的分案申请。

背景

本发明一般涉及数据处理系统，尤其涉及使用处理器在不同上下文中进行处理。

许多现有的计算机系统使用虚拟存储器系统来管理存储器，并将其分配给在系统中运行的多个进程，这就允许在该系统上运行的每个进程像它能控制由该系统提供的全部范围的地址那样来工作。操作系统(OS)将用于每个进程的虚拟地址空间映射至用于该系统的实际物理地址空间。通常使用页面表来维持从物理地址到虚拟地址的映射。

处理器性能可经由多级流水线体系结构改进，在该多级流水线体系结构中诸如高速缓存、缓冲器、阵列等的各种流水线资源可更为有效地用于执行指令。改进虚拟存储器系统的使用的一种流水线资源是翻译后备缓冲器(TLB)。TLB是处理器流水线内存储器的相对较小部分，用于高速缓存部分系统虚拟地址至物理地址的翻译。具体地，翻译集的少量元素被存储在处理器能极快访问的TLB中。系统中可存在各种TLB。例如，存在用于指令和数据的单独TLB(分别为指令TLB(iTLB)和数据TLB(dTLB)。此外，在某些系统中可存在二级dTLB(STLB)。

如果在TLB中不存在对特定虚拟地址的翻译，则会出现“翻译遗漏”并且使用更一般机制来解决地址翻译。处理以此方式继续直到出现上下文切换。上下文切换会在多任务OS停止时运行一个进程(例如，应用软件)并开始运行另一个进程时发生。当发生上下文切换时，包括页面目录的页面表和用于新进程的页面表被载入，并且该TLB和其他流水线资源必须被清除。清除意味着资源内容被清空。

某些系统可实现其中虚拟机监视器(VMM)可向其他软件呈现一个或多个虚拟机的抽象的虚拟机(VM)环境。每个VM都可用作自主式平台，从而运行它自己的“客户操作系统”(即，由VMM提供的OS)以及被统称为客户软件(或简称为“客户”)的其他软件。客户软件期望像在专用计算机而非虚拟机上运行那样来工作。因此，客户软件期望控制各种事件并能够访问诸如驻留处理器资源、驻留于存储器内的资源和驻留于基础硬件平台的资源的硬件资源。

在虚拟机环境中，VMM通常对这些事件和硬件资源有着最终控制权，以提供客户软件的合适操作，并且为在不同虚拟机上运行的客户软件或在这些软件之间提供保护。为了实现这一目标，VMM通常在客户软件访问受保护资源时或在出现其他事件(诸如中断或异常)时接收控制(即，影响环境切换)。

在VM或其他环境中的上下文切换会引起现代微处理器中相当大的额外开销。该额外开销会因为在每次上下文切换时必须清除并重新加载的巨大二级TLB而加剧。这样该额外开销就会对性能，特别是带有多个活动上下文的系统中的性能产生不利影响。于是就需要在上下文切换时能更有效地维持流水线资源。

附图简述

图1是根据本发明一实施例的线性地址翻译。

图2是根据本发明一实施例的系统的一部分的框图。

图3是根据本发明一实施例的方法的流程图。

图4是根据本发明另一实施例的方法的流程图。

图5是根据本发明又一实施例的方法的流程图。

图6是本发明一实施例的代表性计算机系统的框图。

详细描述

在本发明的各个实施例中，诸如TLB、跟踪缓存(TC)、分支预测单元(BPU)阵列、小型标志等的流水线资源或结构可支持多地址空间。在此使用的术语“地址空间”指的是存储器内对应于给定应用程序(例如上下文)的一组地址。

在各个实施例中，地址空间可受到确定或影响物理翻译线性的体系结构控制寄存器的组合(例如，包括页面目录基址寄存器(CR3.PDBR)、页面级高速缓存禁用位(PCD)、页面级直写位(PWT)的控制寄存器3；包括分页位(CR0.PG)、保护启用位(CR0.PE)的控制寄存器0；包括页面大小扩展位(CR4.PSE)以及页面全局启用位和物理地址扩展位(CR4.PGE和PAE)、经扩展的功能启用长寄存器模式寻址(EFER.LMA)和非执行位(EFER.NXE)的控制寄存器4)的控制。