[发明专利]基于片上可编程系统的数控系统逻辑控制器及其实现方法

说明书

技术领域

本发明涉及计算机数控系统逻辑控制技术，具体的说是一种基于片上可编程系统的数控系统逻辑控制器及其实现方法。

背景技术

逻辑控制器(PLC)模块是开放式数控系统中不可缺少的重要组成部分，通过与数控系统协调配合共同完成对数控机床的控制。其中数控系统主要完成信息显示、管理调度及轨迹控制等控制工作；PLC主要完成对诸如主轴、刀具、卡盘、液压、冷却、润滑等系统的运行控制。两者相辅相成，将数控机床的数字量信息和开关量信息很好协调起来，实现系统的正常运转和工作。

近年来，随着电路规模越来越大，片上系统(SOC)已经成为IC设计的发展趋势，相应的也诞生了更加灵活的片上可编程系统(SOPC)并成为研究与开发的热点。SOPC技术是基于大规模FPGA(现场可编程逻辑门阵列)构建的单片完整系统，它能够在单片FPGA芯片中集成精简指令集处理器、存储控制器、各种外设接口和其它用户逻辑，特别适用于设计具有复杂算法和控制逻辑的嵌入式系统。它结合了SOC、PLD与FPGA各自的优点，其灵活、高效、设计可重用特性使之成为嵌入式应用解决方案的一个重要的发展方向。

目前，开放式数控系统的运动控制功能与PLC功能通常运行在同一个处理器上，成本低、集成度高。但对于下一代的开放式高性能数控系统，需要处理越来越复杂的运动控制信息，甚至集成CAD/CAM(CAD：ComputerAided Design，计算机辅助设计；CAM：computer Aided Manufacturing，计算机辅助制造)，同时PLC处理的外部开关量信息、传感器等信息也越来越复杂，PLC与运动控制功能在一个处理器上运行，将占用过多的CPU资源，影响运动控制处理速度，并且往往通过外接FPGA芯片来进行控制输入输出任务。

发明内容

针对现有技术中数控系统逻辑控制器(PLC)以软件形式与数控系统运动控制等功能共同运行在同一处理器上，存在占用处理器资源，影响运动控制计算速度等缺点，本发明要解决的技术问题是提供一种能够独立处理数据、执行逻辑任务，并不占用数控系统处理器资源的基于片上可编程系统的数控系统可编程逻辑控制器及其实现方法。

为解决上述技术问题，本发明采用的技术方案是：

本发明一种基于片上可编程系统的数控系统可编程逻辑控制器的实现方法，其特征在于包括以下步骤：

构造连接FPGA的外部电路；

在FPGA上构造用于运行数控系统可编程逻辑控制器的可编程片上系统；

在上述可编程片上系统中裁剪、移植并编译实时操作系统；

在实时操作系统上运行可编程逻辑控制器，实现对外设的控制。

所述对外设的控制包括以下步骤：

开始，装置初始化，启动可编程逻辑控制器运行程序；

检验由上位机加载的目标代码，判断加载的代码内容是否正确；

如果目标代码加载正确，则根据目标代码的内容分配系统资源，初始化相应的变量，并通过索引访问系统常量表，将相应的变量进行赋值，其余没有规定初始值的变量均被赋值为0；

循环执行目标代码程序，执行完毕的逻辑运行结果通过硬件抽象层提供的接口更新对数控系统的外部设备的控制，并记录当前状态反馈给数控系统中的上位机；

或者，如果目标代码加载不正确，则报错，反馈出错信息给数控系统中的上位机。

目标代码程序包括快逻辑任务和慢逻辑任务，其中快逻辑任务负责实时性要求较高的短脉冲信号处理；慢逻辑任务负责一般信号的处理。

所述快逻辑任务和慢逻辑任务的处理方法为：

通过调用SOPC系统中的计时器记录每次处理的周期时间，如果超过规定时间，则触发定时器中断，调用任务调度函数来将当前慢逻辑任务切换执行下一个快逻辑任务；

休眠慢逻辑任务，等待快逻辑任务执行完毕后慢逻辑任务被唤醒，继续该慢逻辑任务；当可编程逻辑控制器执行完逻辑任务时，将当前状态保存在双端口存储器中，并通过PLC通信接口模块反馈至数控系统中的上位机。

本发明一种权利要求1所述的基于片上可编程系统的数控系统可编程逻辑控制器，基于FPGA结构，包括：

处理器模块，通过内部交换总线与外部扩展模块、存储器接口模块、双端口存储器模块以及PLC通信接口模块连接；

外部扩展模块，具有各种控制接口和总线接口，用于扩展外部设备；

存储器接口模块，即三态桥模块，过内部交换总线与处理器相连，同时外接Flash和SDRAM存储器；