[发明专利]存储器地址映射方法及存储器地址映射电路

说明书

技术领域

本发明是关于一种将数据存储于存储器装置的存储器地址映射方法及存储器地址映射电路，特别是关于一种使用存储体交织技术(bank interleavingtechnique)来控制存储器装置中图像的存储的存储器地址映射方法及存储器地址映射电路。

背景技术

动态随机存储器(Dynamic random access memory，以下简称为DRAM)是一种将每个数据比特存储于作为存储单元(memory cell)的电容器中的随机存储器。图1显示了DRAM装置100的传统的架构图。DRAM装置100包含多个行解码器(row decoder)1021至102_N、多个列解码器(column decoder)104_1至104_N、多个存储体106_1至106_N以及多个读出放大器(sense amplifier)108_1至108_N。每个存储体106_1至106_N通过一个专用行解码器、一个专用列解码器以及一个专用读出放大器来访问，且每个存储体106_1至106_N包含多个行(也就是，页面)110。存储单元的DRAM地址可以包含一个行地址ADD_R、一个列地址ADD_C以及一个存储体地址ADD_BA。存储体地址ADD_BA决定选择哪一个存储体，且行地址ADD_R决定选择已选存储体的哪一行(页面)。位于已选行(页面)上的位在载入对应于已选存储体的读出放大器中之后，列地址ADD_C决定已载入的位中的哪一个包含期望被访问的存储单元的信息。举例而言，在存储体106_1中包含行地址R1以及列地址C1的存储单元为目标访问存储单元的情况下，存储体地址ADD_BA选择存储体106_1，对应于存储体106_1的行解码器102_1将行地址ADD_R解码，来选择具有行地址R1的目标行；对应于存储体106_1的读出放大器108_1读取目标行；且随后列解码器104_1将列地址ADD_C解码，来选择由列地址C1寻址(addressed)的目标位。

如图1所示，每个存储体包含其专用的读出放大器，因此每个存储体可以独立工作。然而，存储体冲突(bank conflict)(或页面丢失)常常导致DRAM访问中最为严重的效能退化(performance degradation)。存储体冲突意味着访问同一个存储体中不同行的连续DRAM访问。换句话说，因为每个存储体的行解码器只能访问对应存储体中的一个行，同一个存储体不同行上的连续DRAM访问不可避免地将导致存储体冲突。举例而言，对于因为当前DRAM读取请求而载入读出放大器的位，需要首先发出预充电命令(pre-charge command)来通知读出放大器将已存储的位写回到对应行。然后，在预充电完成之后，启动由下一个DRAM读取请求来访问的另一个行。需要注意，在两个连续命令之中需要插入几个空闲周期(idle cycle)，空闲周期的数目取决于连续命令的类型。一般而言，预充电命令与启动命令之间存在预充电-启动等待时间(pre-charge-to-active latency)T_RP。在启动所述另一个行之后，应该发出读取命令。类似的，启动命令与读取命令之间存在启动-读取等待时间(active-to-readlatency)T_RCD。最后，在读取-数据等待时间(read-to-data latency)T_CAS之后，请求的数据将显示在数据总线(data bus)上。简而言之，当发生存储体冲突(或页面丢失)时，必须等待由当前DRAM访问所载入读出放大器中的页面的内容完成预充电(也就是，将读出放大器中的内容写回到由当前DRAM访问来读写的对应页面中)之后，才可以启动由下一个DRAM访问来读写的页面。由此可见，由于预充电-启动等待时间T_RP、启动-读取等待时间T_RCD以及读取-数据等待时间T_CAS，在几个空闲周期之后便可以成功的访问数据。如果频繁的发生存储体冲突，则DRAM效能将显著地退化。