[发明专利]集成电路结构

权利要求书

1.一种集成电路结构，包括：

一芯片，包括一基底；以及

一电源分配网络，包括：

多个电源硅通孔电极，穿过该基底，其中所述多个电源硅通孔电极构成一栅网；以及

多个金属线，位于一第一金属化层中，其中所述多个金属线将所述多个电源硅通孔电极耦接至位于该基底上的集成电路装置。

2.如权利要求1所述的集成电路结构，其中所述多个电源硅通孔电极包括多个VDD硅通孔电极及多个VSS硅通孔电极，而在该栅网的每一行及每一列中呈现交替排列图案。

3.如权利要求2所述的集成电路结构，其中所述多个VDD硅通孔电极对准于多个第一平行线，其平行于该芯片的一第一边缘，且无VSS硅通孔电极位于所述多个第一平行线内，而所述多个VSS硅通孔电极对准于多个第二平行线，其平行于该芯片的一第二边缘，且无VDD硅通孔电极位于所述多个第二平行线内。

4.如权利要求3所述的集成电路结构，其中所述多个VDD硅通孔电极对准于多个第一平行线，其平行于该芯片的对角线方向，且无VSS硅通孔电极位于所述多个第一平行线内，而所述多个VSS硅通孔电极对准于多个第二平行线，其平行于所述多个第一平行线，且无VDD硅通孔电极位于所述多个第二平行线内。

5.如权利要求2所述的集成电路结构，其中该芯片包括多个金属化层，且其中没有电源硅通孔电极电性耦接至所述多个金属化层中的一顶层金属化层内的金属特征部件。

6.如权利要求1所述的集成电路结构，其中芯片包括多个次区域，每一次区域对应至一功能区块，且其中部分的所述多个电源硅通孔电极位于每一功能区块内。

7.如权利要求6所述的集成电路结构，其中所述多个次区域包括一第一次区域及具有一边界的一第二次区域，其中所述多个电源硅通孔电极包括一第一部位于该第一次区域内且靠近该边界，以及一第二部位于该第二次区域 且靠近该边界，且其中没有电源硅通孔电极位于该边界上。

8.如权利要求6所述的集成电路结构，其中所述多个次区域包括一巨集区，其中该集成电路结构还包括多个额外电源硅通孔电极靠近该巨集区，且其中所述多个额外电源硅通孔电极包括多个额外VDD硅通孔电极及多个额外VSS硅通孔电极。

9.如权利要求8所述的集成电路结构，其中所述多个额外VDD硅通孔电极形成锯齿形图案，且所述多个额外VSS硅通孔电极形成锯齿形图案。

10.一种集成电路结构，包括：

一芯片，包括一半导体基底；

多个第一VDD硅通孔电极，穿过该半导体基底；

多个第一VSS硅通孔电极，穿过该半导体基底，其中所述多个第一VDD硅通孔电极及所述多个第一VSS硅通孔电极形成一第一栅网，且在该第一栅网的每一行及每一列中呈现交替排列图案；

一晶体管，位于该半导体基底的一前侧上；

多个第一重布局线，位于该半导体基底的一相对于该前侧的背侧上，其中每一所述第一重布局线电性耦接至部分的所述多个第一VDD硅通孔电极；以及

多个第二重布局线，位于该半导体基底的该背侧上，其中每一所述第二重布局线电性耦接至部分的所述多个第一VSS硅通孔电极。

11.如权利要求10所述的集成电路结构，其中第一栅网分布于该半导体基底的一第一部内、其中该集成电路结构还包括一第二栅网，其由多个第二VDD硅通孔电极及多个第二VSS硅通孔电极所形成且分布于该半导体基底的一第二部内且其中该第一栅网及该第二栅网具有不同栅网尺寸。

12.如权利要求10所述的集成电路结构，其中该第一栅网形成一电压岛，而所述多个第一VDD硅通孔电极载有一第一电压，且其中该集成电路结构还包括一额外栅网，其包括多个第二VDD硅通孔电极，载有一第二电压，其不同于该第一电压。