[发明专利]具备密封层的半导体器件及半导体器件的制造方法

说明书

技术领域

本发明涉及具备将半导体芯片及接线柱密封的密封层的半导体器件及半导体器件的制造方法。

背景技术

在日本特开2008-42063号公报中记载了在基板上形成通孔，并通过在通孔中填充导体，来进行在基板的一个面上安装的半导体芯片的电极与在基板的另一个面上形成的外部电极的电连接的结构。

但是，由于半导体芯片安装在基板上，因此因基板的厚度导致半导体器件整体变厚。因而，尝试着将半导体芯片安装在绝缘膜上。在绝缘膜单体中绝缘膜会变形，因此在将绝缘膜支承在支承基材上的状态下，在该绝缘膜上安装半导体芯片。并且，在该绝缘膜上使密封层模压成形之后，通过蚀刻等去除基材。然后，在绝缘膜上形成贯通至半导体芯片的电极的通孔之后、在通孔内设置导体，或在绝缘膜及密封层上使通孔贯通之后、通过在通孔的壁面设置导体的镀层等来进行层间连接。并且，在绝缘膜和/或密封层的表面将布线构图。

但是，在对通孔的壁面镀导体的情况下，存在花费时间且成本也高的问题。

发明内容

本发明的目的是快速且低价格地形成半导体器件的通孔内的导体。

一种半导体器件，具备：半导体芯片，具有电极；第一绝缘膜，设有与电极电连接的第一布线，在一个面上固定了半导体芯片；第二绝缘膜，与第一绝缘膜的固定了半导体芯片的面相对配置，设有第二布线；接线柱设置在第一绝缘膜与第二绝缘膜的相对面的一方且半导体芯片的侧方，由将第一布线和第二布线电连接的导体构成；以及密封层，设置在第一绝缘膜和第二绝缘膜之间，密封半导体芯片及接线柱。因此，能够快速且低价格地形成半导体器件的通孔内的导体。

根据本发明的一个方式，提供一种半导体器件，包括：半导体芯片(11)，具有电极12；接线柱40；密封层70，密封上述半导体芯片11及上述接线柱40；第一布线33，设置在上述密封层70的一个面上，与上述电极12及上述接线柱40电连接；以及第二布线83，设置在上述密封层70的另一个面上，与上述接线柱40电连接，上述半导体器件具有将上述第一布线33、36与上述接线柱40电连接的通孔导体101以及将上述第二布线83与上述接线柱40电连接的通孔导体102中的至少一个，上述接线柱40和上述通孔导体相互接触的界面上的上述接线柱40的面积比上述界面上的上述通孔导体的面积大。

根据本发明的其他方式，提供一种半导体器件的制造方法，将具有电极(12)的半导体芯片(11)和接线柱(40)通过密封层(70)密封；在上述密封层(70)的一个面，形成与上述电极(12)电连接的第一布线(33)；在上述密封层(70)的另一个面形成第二布线(83)，通过上述接线柱(40)将上述第一布线(33)和上述第二布线(83)电连接。

根据本发明，能够提高半导体器件的表面的布线的自由度。

附图说明

图1是有关本发明的第一实施方式的半导体器件1A的截面图。

图2是半导体器件1A的制造方法的说明图。

图3是半导体器件1A的制造方法的说明图。

图4是半导体器件1A的制造方法的说明图。

图5是半导体器件1A的制造方法的说明图。

图6是半导体器件1A的制造方法的说明图。

图7是半导体器件1A的制造方法的说明图。

图8是半导体器件1A的制造方法的说明图。

图9是半导体器件1A的制造方法的说明图。

图10是半导体器件1A的制造方法的说明图。

图11是半导体器件1A的制造方法的说明图。

图12是半导体器件1A的制造方法的说明图。

图13是半导体器件1A的制造方法的说明图。

图14是有关本发明的第二实施方式的半导体器件1B的截面图。

图15是埋入布线36的俯视图。

图16是半导体器件1B的制造方法的说明图。

图17是半导体器件1B的制造方法的说明图。

图18是半导体器件1B的制造方法的说明图。

图19是半导体器件1B的制造方法的说明图。

图20是半导体器件1B的制造方法的说明图。

图21是半导体器件1B的制造方法的说明图。

图22是半导体器件1B的制造方法的说明图。

图23是半导体器件1B的制造方法的说明图。

图24是半导体器件1B的制造方法的说明图。

图25是半导体器件1B的制造方法的说明图。

图26是半导体器件1B的制造方法的说明图。

图27是半导体器件1B的制造方法的说明图。