[发明专利]采用运算放大器共享的低功耗流水线模数转换器

说明书

技术领域

本发明属集成电路技术领域，具体涉及一种采用运算放大器共享技术的低功耗流水线模数转换器。

背景技术

高速度、低功耗模数转换器的设计是如今混合信号系统芯片设计中的总体发展趋势，它在数据通信、液晶显示驱动、SOC系统、10/100兆以太网等方面都有着广泛的应用。在众多种类的模数转换器电路结构中，流水线结构以其在速度、精度和功耗方面的折衷优势而成为首要选择。

流水线结构的基本思想是把总体的转换精度要求平均分配到每一级，再将每级输出合并成为最终的转换结果。图1是一个传统每级2.5位的流水线结构模数转换器的结构示意图，第一级为采样保持电路，最后一级为3位全并行子模数转换器，中间每一级的结构和功能都相同。每一级流水线都将前一级的输出作为本级子模数转换器的输入，并同时量化出3位的数字信号。每级量化的数字信号一方面作为本级的输出，另一方面作为本级数模转换器(DAC)的输入，使得DAC的输出产生对应于这3位数字信号的模拟信号，然后从本级的输入信号中减去DAC的输出信号，再乘以4倍因子作为本级输出，也即下一级的输入。每级的传输曲线有六个量化阈值电压，分别为正负参考电压的1/8、3/8、5/8倍(±VR/8、±3VR/8、±5VR/8)，通过六个比较器产生3位的数字输出，系统每级的余量转移曲线如图2所示。3位输出数据中有1位冗余，这1位冗余数字输出用于校正比较器的输入失调，提高模数转换器的精度。

对于传统的流水线模数转换器，一个采样保持级和后级余量增益流水线级。一般最后一级流水线用全并行模数转换器，除了最后一级，其他每一级流水线都需要一个运算放大器，并且前后两级的运算放大器是交替工作的，它们占据了整个模数转换器的主要功耗。为了减少功耗，可以将流水线中前后两级的运算放大器共享。在两相互不交迭的时钟控制下分别交替地为前后两级工作。不过共享运算放大器会积累电荷，影响精度，增加了设计难度。

发明内容

本发明的目的在于提供一种采用运算放大器共享的低功耗高速流水线模数转换器，以便有效减小现有高速模数转换器的功耗。

本发明设计的流水线模数转换器，由无采样保持电路的第一级流水线1，第二级、第三级、第四级流水线2、3、4，最后一级3位并行子模数转换器5，两个运算放大器6、7，数字校正电路8构成，其结构见图3所示。无采样保持的第一级流水线1与后面的第二级、第三级、第四级流水线2、3、4，最后一级3位并行子模数转换器5，依次相连，每级流水线得到3位数字输出，经过数字校正电路8，得到实际结果；连续的前后两级流水线共享一个运算放大器，即第一级流水线1和第二级流水线2共用运算放大器6，第三级流水线3和第四级流水线4共用运算放大器7。第一级流水线和第二级流水线总共产生5位数字输出，第三级流水线和第四级流水线总共产生5位数字输出，最后一级全并行子模数转换器产生3位数字输出，所有的数字输出经过数字校正电路8处理后产生11位有效的数字输出。

本发明采用无采样保持电路的第一级流水线和前后级运算放大器共享技术，以减小电路的功耗。电路在双相非交叠时钟下工作，在前半周期时钟内，第一级流水线中的子模数转换器和余量增益电路采样当前周期开始时的输入信号，并且它的子模数转换器进行模数转换；而第二级流水线对于上一周期由第一级流水线产生的余量电压进行模数转换，并输出三位数字结果，运算放大器则工作在第二级作为余量增益电路，产生后级待转换的模拟电压；后半周期时钟内，第一级流水线的子模数转换器输出前半周期时钟内模数转换得到的三位数字结果，子数模转换器根据这三位数字结果产生余量电压信号，运算放大器切换到第一级作为余量增益电路，对余量电压信号进行放大并保持，提供给第二级流水线在下一周期处理。图4为时钟产生电路，图5为电路的工作时序示意图，图6是共享运算放大器且不带采样保持的第一级和第二级流水线示意图，图7为用于无采样保持电路的子模数转换器的特殊比较器。

附图说明

图1 传统流水线模数转换器概念的结构框图。

图2 流水线模数转换的转换曲线（2.5位每级）。

图3 本发明中的流水线模数转换器结构图。

图4 本发明中的时钟产生电路。

图5 本发明中电路的工作时序。

图6 本发明中无采样保持的第一级和第二级运放共享的结构。

图7 无采样保持电路中子模数转换器所采用的比较器电路。