[发明专利]半导体存储装置的位线预充电电压发生电路

说明书

本申请要求2010年1月8日向韩国知识产权局提交的韩国专利申请10-2010-0001773的优先权，其全部内容通过引用并入本文。

技术领域

本发明的各个实施例总的来说涉及半导体集成电路，具体地说涉及半导体存储装置的位线预充电电压发生电路。

背景技术

半导体存储装置可以将存储在存储单元中的数据传送到位线，通过位线读出放大器将传送到位线的数据放大，将放大的数据顺序地传送到子输入/输出线和局部输入/输出线，并将数据输出到半导体存储装置的外部。

图1是说明现有的半导体存储装置的的方框图。现有的半导体可以包括第一开关单元10、第一预充电单元20、第二开关单元30和第二预充电单元40。

第一开关单元10可以包括第一晶体管N1和第二晶体管N2。第一开关单元10响应于列选择信号Yi，将位线BL和BLb连接到子输入/输出线SIO和SIOb。

第一预充电单元20可以包括第三至第五晶体管N3至N5。当位线均衡信号BLEQ降低到低电平时，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电到位线预充电电压VBLP的电平。

第二开关单元30可以包括第六和第七晶体管N6和N7。当位线均衡信号BLEQ升高到高电平时，第二开关单元30可以将子输入/输出线SIO和SIOb连接到局部输入/输出线LIO和LIOb。

第二预充电单元40可以包括第八至第十晶体管P1至P3。第二预充电单元40可以将局部输入/输出线LIO和LIOb预充电至核心电压Vcore的电平。位线预充电电压VBLP的电平可以是核心电压Vcore的电平的一半。

图1所示的半导体存储装置可以通过反复的刷新操作，来将位线预充电电压VBLP升高。预充电操作可以跟在每一次刷新操作之后。因此，预充电操可以与刷新操作一起反复进行。

如图1所示，第二预充电单元40可以将局部输入/输出线LIO和LIOb预充电至核心电压Vcore的电平，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电到位线预充电电压VBLP的电平。而当不执行预充电操作时，第二开关单元30可以将子输入/输出线SIO和SIOb分别连接到局部输入/输入线LIO和LIOb。即，当位线均衡信号BLEQ升高到高电平时，第二开关单元30可以将子输入/输出线SIO和SIOb分别连接到局部输入/输出线LIO和LIOb。当位线均衡信号BLEQ降低到低电平时，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电。

随着刷新操作的反复进行，会使预充电至核心电压Vcore的电平的局部输入/输出线LIO和LIOb与预充电至位线预充电电压VBLP的电平的子输入/输出线SIO和SIOb之间的连接次数增加。因此，预充电了的子输入/输出线SIO和SIOb的电压电平可以变得高于位线预充电电压VBLP的电平，这会使位线预充电电压VBLP的电平升高。具体地，当子输入/输出线SIO和SIOb被预充电时，半导体存储装置可以将位线预充电电压VBLP供给子输入/输出线SIO和SIOb。然而，反复的刷新操作会使子输入/输出线SIO和SIOb的电压电平升高，并且子输入/输出线SIO和SIOb的电压会流到施加有位线预充电电压VBLP的节点。因此，会使位线预充电电压VBLP的电平升高。

当位线预充电电压VBLP升高时，也会使位线BL和BLb的预充电电压电平升高。因此，当存储单元的数据传送到位线BL和BLb时，位线BL与BLb之间的电压差小于预设定的电压差。因此，被配置为读出并放大位线BL和BLb的电压电平的位线读出放大器可能会发生异常操作。

发明内容

因此，需要可以克服上述的一个或多个问题的改进的位线读出放大器。因此，本发明的各个方面可以提供半导体存储装置的位线预充电电压发生电路，即使在反复的刷新操作期间，也可以防止位线预充电电压升高。

为了获得所述优点并且根据如在此具体实施和宽泛地描述的本发明的目的，本发明的一个示例性方面提供一种半导体存储装置的位线预充电电压发生电路，包括：分压块，被配置为对内部电压进行分压以产生第一分压和第二分压，其中，第二分压的电平高于第一分压的电平；上拉放大块，被配置为将第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使位线预充电电压的电平升高；和下拉放大块，被配置为将第二分压的电平与位线预充电电压的电平进行比较，并使位线预充电电压的电平降低。在此，与在非刷新操作期间相比，在刷新操作期间，下拉放大块可以使位线预充电电压的电平更快地降低到目标电平。