[发明专利]图像显示系统

说明书

技术领域

本发明是有关于一种图像显示系统，特别有关于一种栅极驱动器(gatedriver)。

背景技术

图1为像素矩阵的一实施例。如图所示，像素矩阵(pixel array)100中同一行上的像素共享一条数据线。举例而言，第一行的像素P11、P21与P31共享数据线D1、第二行的像素P12、P22与P32共享数据线D2。因此，同一行上的像素必须分时启动，才能使其上像素共享一条数据线。如图1所示，不同列像素的栅极驱动信号S1”、S2”、S3”...为作用区间错开的脉冲。如此一来，便可使同一行上的像素共享一条数据线。

然而，如何以最小的电路面积产生栅极驱动信号S1”、S2”、S3”...，则为本技术领域一项重要课题。

发明内容

本发明揭露一种图像显示系统，包括像素矩阵、控制芯片与栅极驱动器。像素矩阵具有第一列像素及第二列像素，控制芯片用以产生垂直起始脉冲，而栅极驱动器用以驱动像素矩阵，并且栅极驱动器包括第一侧驱动电路以及第二侧驱动电路。第一侧驱动电路，设置于像素矩阵的一侧，并包括第一移位寄存器，耦接至像素矩阵，用以于第一时间时接收第一移位信号，产生第二移位信号，使得栅极驱动器输出第一栅极驱动信号至像素矩阵，以便驱动第一列像素。第二侧驱动电路，相对第一侧驱动电路设置于像素矩阵的另一侧，并且包括第二移位寄存器，用以于第一时间时接收第三移位信号，输出第四移位信号；以及第三移位寄存器，耦接至第二移位寄存器，用以于第一时间时接收第四移位信号，产生第五移位信号，使得栅极驱动器输出第二栅极驱动信号，以便驱动该第二列像素，其中第一移位信号与第三移位信号是根据垂直起始脉冲所同时产生的，并且第二移位信号与第四移位信号被同时输出。

此外，在另一种实施方式中，第一侧驱动电路还包括第四移位寄存器以及第一至第四开关，而第二侧驱动电路还包括第五至第八开关。第四移位寄存器耦接至第一移位寄存器，用以于第一时间时接收第二移位信号，产生第六移位信号，并且第六移位信号与第五移位信号同时输出。第一开关耦接于第一移位寄存器的输入端与控制芯片之间，而第二开关耦接于第一移位寄存器的输出端与第四移位寄存器的输入端之间。第三开关耦接于该第四移位寄存器的输入端与控制芯片之间，用以于第一时间时传递根据垂直起始脉冲所产生的第七移位信号。第四开关耦接于第四移位寄存器的输出端与第一移位寄存器的输入端之间，而第五开关耦接于第二移位寄存器的输入端与控制芯片之间。第六开关耦接于第二移位寄存器的输出端与第三移位寄存器的输入端之间，而第七开关耦接于第三移位寄存器的输入端与控制芯片之间，用以于第一时间时传递根据垂直起始脉冲所产生的第八移位信号，其中第七移位信号与第八移位信号是根据垂直起始脉冲而同时产生的。第八开关耦接于第三移位寄存器的输出端与第二移位寄存器的输入端之间。第一、第二、第五与第六开关于第一时间导通且于第二时间不导通，而第三、第四、第七与第八开关于第一时间不导通且于第二时间导通。前述的第一、第二时间栅极驱动器分别提供正扫、反扫像素矩阵的功能。

以下列举本发明数种实施方式与相关图式。

附图说明

图1为像素矩阵的一实施例；

图2为依据本发明实施例中图像显示系统的方块图；

图3为依据本发明另一实施例中图像显示系统的方块图；

图4为依据本发明另一实施例中图像显示系统的方块图；

图5A为移位寄存器的一实施例，且图5B显示其相关信号波形；

图5C为本发明中第一/第二侧驱动电路的一实施例；

图5D为图5C所示的第一/第二侧驱动电路的相关波形图；以及

图6为图像显示系统的一实施例。

[主要元件标号说明]

100、204、604～像素矩阵；

202、302、402、602～栅极驱动器；

202_1、302_1、402_1、602_1～第一侧驱动电路；

202_2、302_2、402_2、602_2～第二侧驱动电路；

206、606～控制芯片；

208、608～缓冲装置；

210、214、218、222～逻辑电路；

212、216、220、224～缓冲器；

500～移位寄存器；

502_1、502_2～闩锁；

610～显示器面板；

612～输入单元；                      614～电子装置；

CVK、CVKB～控制信号；

D1、D2～数据线；