[发明专利]液晶显示器用的薄膜晶体管阵列板

说明书

技术领域

本发明是有关于一种薄膜晶体管阵列板，特别是指一种液晶显示器用的薄膜晶体管阵列板。

背景技术

参图1、2A及2B，一种现有技术的液晶显示器用的薄膜晶体管阵列板1，是适用于八区域型(domain)液晶显示器，其包含：一基板11、多个相互平行的扫描线(scan line)12、多个与这些扫描线12相隔、相交叉且与这些扫描线12共同将该基板11界定出多个像素区111的数据线(data line)13、多个分别形成在这些像素区111的第一薄膜晶体管14及第二薄膜晶体管15、多个分别形成在这些像素区111并分别具有相间隔设置的一第一区161与一第二区162的像素电极16、多个分别位于这些像素区111并平行于这些扫描线12且界于两相邻的扫描线12之间的共用(common)电极17、一上介电层181、一下介电层182，及一具有相间隔设置的一第一段191与一第二段192的储存电容(storage capacitor)电极19。

每一第一薄膜晶体管14包括一与其相对应的扫描线12电连接的栅极141、一与其相对应的数据线13电连接的源极142，及一漏极143。每一第二薄膜晶体管15包括一与其对应的第一薄膜晶体管14的栅极141连接的栅极151、一与其对应的第一薄膜晶体管14的漏极143电连接的源极152，及一漏极153。

每一像素电极16的第一区161与第二区162是分别与其对应的第一薄膜晶体管14的漏极143与第二薄膜晶体管15的漏极153电连接。

这些共用电极17是形成在这些像素电极16的下方，且于其平行方向上与其两相邻的像素区111的共用电极17相连接。

每一储存电容电极19是位于其对应的像素电极16下方并位于其对应的共用电极17上方，且每一储存电容电极19的第一段191与第二段192是分别与其对应的像素电极16的第一区161及第二区192电连接。

在该现有技术的液晶显示器用的薄膜晶体管阵列板1中，这些扫描线12、栅极141、151及共用电极17是分别形成在该基板11上并由一第一图案化(patterned)金属层(M₁)所界定而成；该下介电层182是形成在该第一图案化金属层(M₁)上；这些数据线13、源极141、151、漏极143、153与这些储存电容电极19是分别形成在该下介电层182上，并由一第二图案化金属层(M₂)所界定而成；该上介电层181是形成在该第二图案化金属层(M₂)上；这些像素电极16是分别形成在该上介电层181上并由一图案化透明导电层(transparentconductive layer，简称TCL)所界定而成。因此，每一像素区111内的共用电极17、下介电层182与储存电容电极19的第一段191共同界定出一第一储存电容(如图2A所示，Cs₁)；每一像素区111内的共用电极17、下介电层182与储存电容电极19的第二段192共同界定出一第二储存电容(如图2B所示，Cs₂)；且每一像素区111内的储存电容电极19的第一段191、上介电层181与像素电极16的第二区162共同界定出一用以控制液晶分子的倾角的补偿电容(如图2B所示，Ccp₀)。

液晶本身由于无法自行发光，其显示器的显示机制则必须依赖背光(back light)模块的光源。因此，被应用于液晶显示器中的薄膜晶体管阵列板的开口率(aperture ratio)则构成了影响液晶显示器的显示亮度的主要因素。然而，该现有技术的液晶显示器用的薄膜晶体管阵列板1为了降低这些共用电极17与储存电容电极19的阻值而使用该第一、二图案化金属层(M₁、M₂)来定义出这些共用电极17与储存电容电极19。因此，也牺牲掉该现有技术的液晶显示器用的薄膜晶体管阵列板1的整体开口率。

经前述说明可知，提升液晶显示器用的薄膜晶体管阵列板的开口率高并降低其电路的阻值，是此技术领域者所待克服的难题。

发明内容

为解决现有技术液晶显示器用的薄膜晶体管阵列板的开口率低并且其电路阻值高的问题，有必要提供一种薄膜晶体管阵列板的开口率高并降低其电路的阻值的液晶显示器。