[发明专利]校准采样相位的方法及其装置

说明书

技术领域

本发明涉及一种模数转换器-锁相环的采样相位的技术，特别涉及一种利用周期性数字信号之间的移动数据数作为采样相位的校准依据的技术。

背景技术

模数转换器-锁相环(ADC-PLL)在进行采样时会受到频率抖动(clock jitter)的干扰，进而影响采样所得的数字信号的质量。因此，便需对模数转换器-锁相环的采样相位进行校准，以正确地对模拟信号进行采样。

图1是现有的频率抖动对于ADC-PLL的采样影响的示意图，请参照图1，ADC-PLL于图1中对模拟信号S进行采样，假设ADC-PLL每经过一个时区T0～T1便对模拟信号S采样一次，而ADC-PLL在该实施例中具有4个采样相位ph1、ph2、ph3与ph4。如果ADC-PLL处于理想状态时(即不具有频率抖动)，ADC-PLL便可依据其中一个采样相位ph1、ph2、ph3或ph4而准确地依据点DA1、DA2、DA3或DA4进行采样。但实际上由于频率抖动的干扰，以采样相位ph1为例，ADC-PLL将可能会在范围D1的最高采样点DA1H与最低采样点DA1L之间取得一点而进行采样。依此类推，当ADC-PLL依据采样相位ph2、ph3或ph4对模拟信号S采样时，便可能取得在范围D2、D3或D4中任一个点来进行采样。由于范围D1当中的信息差异较小，采样后的数字信息差异应较小，但是范围D2、D3或D4当中取得的信息差异相差可能过大，导致采样后的数字信息差异应过大而无法对模拟信号S进行较佳的采样。由此，采样相位的校准技术应将ADC-PLL的采样相位校准至最佳的采样相位ph1，从而在采样时将频率抖动的影响降到最低。

现有的采样相位的校准技术利用每一个采样相位进行采样，并将采样结果之间的绝对误差和(sum of absolute difference，简称SAD)为最大的采样相位作为最佳采样相位。但以此法取得的最佳采样相位如果具有较大的频率抖动时，将会造成采样不正确，或因而造成采样质量的不稳定。

发明内容

本发明提供一种校准采样相位的方法，其可校准模数转换器-锁相环的采样相位，此方法依据周期性数字信号之间计算求得的移动数据数，从而找出其最佳采样相位，并依据此最佳采样相位进行采样相位的校准。

于另一观点而言，本发明提供校准采样相位的装置，其可依据周期性数字信号之间计算求得的移动数据数，而找出其最佳采样相位，并由此设定模数转换器-锁相环以进行采样。

本发明提出一种校准采样相位的方法，此方法适用于模数转换器-锁相环中，此校准采样相位的方法包括下列步骤。首先先将采样相位设定为第一预设相位值，并且依据此采样相位对静态且为高频的周期性模拟信号进行采样，由此产生多个数字信号，每一个数字信号皆包括有多个像素数据。之后，计算在上述数字信号中具有相同相对位置的像素数据且其差异大于第一阈值的数量，因而获得对应采样相位的移动数据数。接着便改变上述采样相位，来取得对应每一个采样相位的移动数据数。最后，本方法将移动数据数最小、或者移动数据数小于第二阈值所对应的众多采样相位其中之一设定为最佳的采样相位。

从另一角度来看，本发明提出一种校准采样相位的装置，此装置与模数转换器-锁相环耦接，而此模数转换器-锁相环会依据采样相位来对周期性的静态高频模拟信号采样，并由此产生多个数字信号，其中每一个数字信号包括多个像素数据。校准采样相位的装置包括存储单元、移动检测单元与控制单元。存储单元接收并存储上述像素数据。移动检测单元则耦接至存储单元，用以计算在数字信号之中具有相同相对位置的像素数据的差异大于第一阈值的数量，从而取得对应采样相位的移动数据数。控制单元则耦接至移动检测单元，用以改变采样相位从而取得对应每一个采样相位的移动数据数，并且将移动数据数为最小、或者移动数据数小于第二阈值所对应的采样相位其中之一设定为最佳采样相位。

基于上述，本发明的实施例利用同一个采样相位对静态且高频的模拟信号进行多次采样以产生多个周期性数字信号，并利用移动控制单元来计算这些周期性数字信号中具有相同位置且像素数据具相当差异的移动数据数。控制单元利用改变采样相位以取得每一个采样相位对应的移动数据数，并将移动数据数最小或移动数据数小于某一阈值的采样相位其中之一设定为最佳采样相位，使得模数转换器-锁相环可通过最佳采样相位来对模拟信号进行正确地采样，以使频率抖动的影响降到最低。

附图说明

为使本发明的上述特征和优点能更明显易懂，下文结合附图对实施例进行了详细说明。

图1是现有的频率抖动对于ADC-PLL的采样影响的示意图。