[发明专利]动态浮点运算暂存器精密度控制的装置及方法

权利要求书

1.一种微处理器装置，其特征在于，用以执行适应于多个输入运算元的精度格式的浮点运算，该微处理器装置包括：

一适应性转换逻辑电路，用于接收所述输入运算元，其中每一个该输入运算元具有一对应的精度，该适应性转换逻辑电路用于记录该对应的精度以供后续浮点运算使用；以及

一标志暂存器文件，耦接该适应性转换逻辑电路，用于储存每一个该输入运算元以及该对应的精度，并连结所述输入运算元与对应的精度；

其中，该微处理器装置根据该对应的精度以一精度准位执行该后续浮点运算。

2.根据权利要求1所述的微处理器装置，其特征在于，该标志暂存器文件包括多个暂存器，该多个暂存器的每一个包括一有效数栏位以及一精度标志栏位，其中该精度标志栏位指示该对应的精度。

3.根据权利要求1所述的微处理器装置，其特征在于，该适应性转换逻辑电路转换一单倍精度格式的一第一运算元为一双倍扩展精度格式并储存在该标志暂存器文件中，以及该适应性转换逻辑电路记录该单倍精度格式作为该对应的精度。

4.根据权利要求1所述的微处理器装置，其特征在于，该适应性转换逻辑电路转换一双倍精度格式的一第一运算元为一双倍扩展精度格式并储存在该标志暂存器文件中，以及该适应性转换逻辑电路保存该双倍精度格式作为该对应的精度。

5.根据权利要求1所述的微处理器装置，其特征在于，该适应性转换逻辑电路维持一双倍扩展精度格式的一第一运算元在该双倍扩展精度格式并储存于该标志暂存器文件中，以及该适应性转换逻辑电路保存该双倍扩展精度格式作为该对应的精度。

6.根据权利要求1所述的微处理器装置，其特征在于，该输入运算元自一存储器提取并且被提供至该适应性转换逻辑电路。

7.根据权利要求1所述的微处理器装置，其特征在于，一结果运算元被提供至该标志暂存器文件，以及其中所述结果运算元的每一个具有一对应的结果精度，以及根据一浮点控制字建立该对应的结果精度。

8.一种微处理器内的装置，其特征在于，用以执行适应于多个输入运算元的精度的浮点运算，该装置包括：

一适应性转换逻辑电路，用于接收所述输入运算元，其中每一个该输入运算元具有一对应的精度，该适应性转换逻辑电路用于记录该对应的精度以供后续浮点运算使用；以及

多个标志暂存器，耦接于该适应性转换逻辑电路，每一标志暂存器用于储存对应的输入运算元，该每一标志暂存器包括：

一精度标志栏位，用于储存指示该对应的精度的一数值；以及

一有效数栏位，耦接该精度标志栏位，用于储存对应的输入运算元的一有效数；

其中该装置根据该对应的精度执行该后续浮点运算于一精度准位。

9.根据权利要求8所述的微处理器内的装置，其特征在于，该有效数栏位包括64位，该适应性转换逻辑电路转换所述输入运算元为一双倍扩展精度的格式并将其储存于该多个标志暂存器中。

10.根据权利要求9所述的微处理器内的装置，其特征在于，该精度标志栏位指示在该有效数栏位中有多少最低有效位被设定为零。

11.根据权利要求8所述的微处理器内的装置，其特征在于，一适应性浮点执行单元使用该精度标志栏位以决定该后续浮点运算执行于一最高精度准位。

12.根据权利要求11所述的微处理器内的装置，其特征在于，该适应性浮点执行单元产生提供给该多个标志暂存器的多个结果运算元，其中所述结果运算元的每一个具有一对应结果精度，以及根据在一浮点控制字内的一精度栏位建立该对应结果精度。

13.一种用以在微处理器内执行适应于输入运算元的精度格式的浮点运算的方法，其特征在于，该方法包括：

接收多个输入运算元，其中每一个该输入运算元具有一对应的精度；

记录该对应的精度，以及储存该对应的精度于一标志暂存器；以及

提供该对应的精度以供一后续浮点运算使用。

14.根据权利要求13所述的用以在微处理器内执行适应于输入运算元的精度格式的浮点运算的方法，其特征在于，该储存该对应的精度于一标志暂存器的步骤包括：

通过在该标志暂存器内的一精度标志栏位指示该对应的精度。