[发明专利]沟槽型超级结器件的制作方法及得到的器件

说明书

技术领域

本发明涉及一种半导体器件及其制作方法。

背景技术

超级结结构的器件通过利用N/P交替配列的结构来代替传统VDMOS中的N漂移区，它结合业内熟知的VDMOS工艺，就可以制作得到超级结结构的MOSFET，它能在反向击穿电压与传统的VDMOS一致的情况下，通过使用低电阻率的外延层，使器件的导通电阻大幅降低。

现有N/P交替排列的结构的加工方法有多次外延和深槽填充两种方法。其中深槽填充的方法具有成本低，加工周期短的优点，成为超级结高压工艺的一个重要发展方向。作为深槽填充超级结方法的一个重要工艺步骤深槽加工工艺，为了保证超级结的完美形成，需要深槽达到足够的深度，达到或者接近外延的厚度，深槽也需要做到非常垂直，这要才能保证深槽内上下部填充硅的杂质浓度的一致性。之后在槽内填充硅形成再经过CMP得到N/P交替配列的结构；但深沟槽的刻蚀和硅填充在工艺上实现起来既有难度大的问题，也有相对成本增加的问题。

发明内容

本发明所要解决的技术问题是提供一种沟槽型超级结器件，它可以增加超级结高压MOSFET的击穿电压，降低深槽加工工艺难度。

为了解决以上技术问题，本发明提供了一种沟槽型超级结器件的制作方法，包含以下步骤：步骤一、在N型外延硅片上成长介质膜，利用光刻/刻蚀形成沟槽；步骤二、利用离子注入将P型杂质注入到沟槽底及其以下的部分；步骤三、在沟槽中填充P型硅或P型硅加介质或P型硅加不掺杂的硅填满沟槽；步骤四、利用回刻或化学机械研磨将表面的硅和介质去除；得到一种交替的P型和N型结构。

本发明的有益效果在于：所述P型薄层或P型柱是由离子注入形成的部分与沟槽中的部分相加而成，从而可以增加超级结高压MOSFET的击穿电压，可以使用较浅的沟槽来得到需要的击穿电压；由于采用了较浅的沟槽，就使的沟槽刻蚀和沟槽填充的工艺难度都得到减低，并且可以进一步减低工艺的成本。

本发明还提供了理由上述制造方法得到的沟槽型超级结器件，包括：交替的P型和N型半导体薄层，P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成；所述P型层是由沟槽中填充的P型硅和沟槽以下部分的注入的P型杂质组成。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是本发明实施例所述第一种工艺方法的示意图；其中图1A为深槽加工步骤的示意图；其中图1B为深槽注入步骤的示意图；其中图1C为填充硅形成超级结步骤的示意图。

图2是本发明实施例所述一次注入，注入杂质在沟槽底和N+之间的示意图。

图3是本发明实施例所述多次注入，注入后离子连续分布的示意图。

图4是本发明实施例所述多次注入，注入后离子间断分布的示意图。

图5是本发明实施例所述沟槽填充是由P型硅与其他材料组合而成的示意图。

图6是本发明实施例所述方法得到的器件的结构示意图。

图中的标号说明：

1.N+基片；2.N外延；3.P型注入杂质；4.P型硅；5.栅氧；6.多晶栅；7.P阱；8.N+源；9.介质膜；10.接触孔；11.P+接触注入；12.表面金属；14.背面金属。

具体实施方式

本发明所述方法第一种实施例的包括以下步骤：

步骤一、参见图1A所示，在N+硅基板1上形成N-外延层2，N+的电阻率一般在0.001-0.003欧姆.厘米；外延层厚度和电阻率是.如照器件设计的要求来确定的，如对BVDS600V的器件，其电阻率一般选取在2-10欧姆/厘米，厚度选取40-55微米；在所述N-外延层2上生长一层氧化硅膜31(该氧化硅膜可以做为沟槽刻蚀的掩膜，可以做为化学机械研磨时阻挡层)，通过沟槽光刻刻蚀得到沟槽的图形(这里沟槽可以穿过N外延到N+基片，也可以停留在N外延中，.如器件设计的要求而定)；

所述氧化硅膜31可以通过热氧化得到，也可以通过化学气象淀积(CVD)来实现；沟槽刻蚀可以是利用氧化膜3做为掩膜，也可以利用光刻胶做为掩膜进行刻蚀.刻蚀后的氧化膜厚度建议在1000埃以上.

步骤二、参见图1B，沟槽形成后，通过离子注入在沟槽底部附近注入P型杂质，其杂质浓度在1-10E15/CM3水平；

步骤三，参见图1C，在沟槽中淀积P型硅，或P型硅加介质；或P型硅加不掺杂的硅填满沟槽-层42；之后利用化学机械研磨或回刻将表面的硅除去，之后将表面的介质膜去掉.