[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。半导体制造的过程通常是在工艺线前段(front end ofline，FEOL)形成MOS晶体管，及MOS晶体管与互连层中的最下层之间的介质层，在工艺线后段(back end of line，BEOL)形成所述两层及两层以上的多层金属互连线的设计。例如在申请号为“02160425.8”的中国专利文献中公开了一种在半导体装置中形成金属互连层的方法。

在所述工艺线后段工艺中，也就是在形成多层互连线的过程中，要经过多次清洗，例如在形成互连孔或互连沟槽的刻蚀步骤后需要进行清洗，在填充互连孔或互连沟槽的步骤后需要进行清洗。通常，将晶片形成半导体器件的一面称为正面，另一面称为背面。在进行工艺线后段时，晶片背面具有一层多晶硅层(U-POLY)，其在FEOL工艺过程的副产物，它的平整度对后段工艺稳定性有一定影响，如果U-POLY有损伤，会导致晶片背面平整度变差且视觉上也不满足晶片出片要求，由于BEOL中的清洗药液对U-POLY的刻蚀工艺上难以控制，因此U-POLY容易在BEOL的过程中被不均匀的刻蚀(ETCH)，造成晶片背面发花，晶片异常。

因此在现有技术中的改进的技术方案：是更换清洗药液，增加抑制对U-POLY刻蚀的成分。但是更换清洗药液，周期长，风险大，走新材料验证至少需要半年以上时间。

发明内容

本发明解决的技术问题是工艺线后段时清洗工艺对晶片背面的U-POLY造成的损伤。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括步骤：

提供晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；

形成覆盖所述多晶硅层的氧化物层。

优选的，所述氧化物层是利用氧化的方法形成。

优选的，所述氧化的参数为腔室内的压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为50sccm至250sccm，温度为200℃至300℃。

优选的，所述的氧化物层的厚度为100埃至200埃。

优选的，所述多晶硅层的厚度为2000埃到4000埃。

相应的，本发明还提供了一种半导体结构，包括：

晶片，所述晶片背面具有多晶硅层，所述晶片正面具有半导体器件；

所述多晶硅层表面覆盖有氧化物层。

优选的，所述氧化物为二氧化硅。

优选的，所述氧化物层的厚度为100埃至200埃。

优选的，所述多晶硅层的厚度为2000埃到4000埃。

与现有技术相比，本发明主要具有以下优点：

本发明通过利用氧化晶片背面的方法在晶片背面形成氧化物层对多晶硅层进行保护，并且在形成氧化物层的过程中对晶片背面的多晶硅层损伤小，效率高，成本低。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的半导体结构的形成方法流程图；

图2为本发明的半导体结构的形成方法的示意图。

具体实施方式

由背景技术可知，在所述工艺线后段工艺中，也就是在形成多层互连线的过程中，要经过多次清洗，例如在形成互连孔或互连沟槽的刻蚀步骤后需要进行清洗，在填充互连孔或互连沟槽的步骤后需要进行清洗。通常，将晶片形成半导体器件的一面称为正面，另一面称为背面。在进行工艺线后段时，晶片背面具有一层U-POLY，由于BEOL中的清洗药液对U-POLY的刻蚀工艺上难以控制，因此U-POLY容易在BEOL的过程中被不均匀的刻蚀(ETCH)，造成晶片背面发花，晶片异常。

本发明的发明人经过大量的实验认为：利用BEOL过程中的清洗药液对氧化物，例如二氧化硅的刻蚀速率较慢的特点，考虑利用氧化物作为晶片背面的保护层。