[发明专利]静电放电保护电路、结构及射频接收器

权利要求书

1.一种静电放电保护电路，包括：

一硅控整流器，包括一第一P型半导体材料、一第一N型半导体材料、一第二P型半导体材料及一第二N型半导体材料，该第一P型半导体材料、该第一N型半导体材料、该第二P型半导体材料及该第二N型半导体材料交错排列，并且电性耦接至一阳极与一阴极，其中该阳极电性耦接该第一P型半导体材料，该阴极电性耦接该第二N型半导体材料；以及

一电感，电性耦接于该阳极与该第二P型半导体材料之间，或是电性耦接于该阴极与该第一N型半导体材料之间。

2.如权利要求1所述的静电放电保护电路，还包括至少一二极管，该二极管电性耦接该电感，并与该电感串联于该阳极与该第二P型半导体材料之间，或是与该电感串联于该阴极与该第一N型半导体材料之间。

3.如权利要求1所述的静电放电保护电路，还包括：

一PMOS晶体管，该PMOS晶体管电性耦接该电感，并与该电感串联于该阳极与该第二P型半导体材料之间，或是与该电感串联于该第一N型半导体材料与该阴极之间；以及

一静电放电检测电路，该静电放电检测电路耦接该PMOS晶体管的栅极。

4.如权利要求1所述的静电放电保护电路，还包括：

一NMOS晶体管，该NMOS晶体管电性耦接该电感，并与该电感串联于该阳极与该第二P型半导体材料之间，或是与该电感串联于该第一N型半导体材料与该阴极之间；以及

一静电放电检测电路，该静电放电检测电路耦接该NMOS晶体管的栅极

5.一种结构，包括：

一P型基底；

一N型阱区，形成在该P型基底之中；

一P型阱区，形成在该P型基底之中；

一P+半导体材料，形成在该N型阱区之中；

一N+半导体材料，形成在该P型阱区之中，其中该P+半导体材料、该N型阱区、该P型阱区及该N+半导体材料交错排列；以及

一电感，电性耦接于该P+半导体材料与该P型阱区之间，或是电性耦接于该N型阱区与该N+半导体材料之间。

6.如权利要求5所述的结构，还包括：

至少一二极管，该二极管电性耦接该电感，并与该电感串联于该P+半导体材料与该P型阱区之间，或是与该电感串联于该N型阱区与该N+半导体材料之间。

7.如权利要求5所述的结构，还包括：

一PMOS晶体管，电性耦接该电感，并与该电感串联于该P+半导体材料与该P型阱区之间，或是与该电感串联于该N型阱区与该N+半导体材料之间；以及

一静电放电检测电路，耦接该PMOS晶体管的栅极。

8.如权利要求5所述的结构，还包括：

一NMOS晶体管，电性耦接该电感，并与该电感串联于该P+半导体材料与该P型阱区之间，或是与该电感串联于该N型阱区与该N+半导体材料之间；以及

一静电放电检测电路，耦接该NMOS晶体管的栅极。

9.一种射频接收器，包括：

一天线，接收多个射频信号；

一静电放电保护电路，具有一输入端，用以接收所述多个射频信号，其中该静电放电保护电路释放该射频接收器所接收到的静电放电事件，该静电放电保护电路包括：

一硅控整流器，包括一第一P型半导体材料、一第一N型半导体材料、一第二P型半导体材料及一第二N型半导体材料，该第一P型半导体材料、该第一N型半导体材料、该第二P型半导体材料及该第二N型半导体材料交错排列，并且电性耦接至一阳极与一阴极，其中该阳极电性耦接该第一P型半导体材料，该阴极电性耦接该第二N型半导体材料；以及

一电感，电性耦接于该阳极与该第二P型半导体材料之间，或是电性耦接于该阴极与该第一N型半导体材料之间。

10.如权利要求9所述的射频接收器，其中该射频接收器还包括：

一放大器，接收并放大所述多个射频信号；

一带通滤波器，接收被放大的所述多个射频信号；以及

一混波器，接收被滤波的所述多个射频信号，并将被滤波的所述多个射频信号与多个本机振荡器信号混合在一起，其中该混波器混合后的结果为一中频信号。