[发明专利]一种结合约束满足消除误判的等价性验证方法

说明书

技术领域

本发明专利涉及一种结合约束满足消除误判的等价性验证方法，尤其涉及一种等价性验证方法中有效的误判消除方法，属于模型验证技术领域。

背景技术

模型验证的研究始于20世纪八十年代初，由美国的Edmund M。Clarke，Allen Emerson与法国的Joseph Sifakis分别独立提出。因Bryant，Clarke，Emerson和McMillon在模型验证领域的创始性工作，1998年获得了美国计算机协会颁发的理论与实践Paris Kanellakis奖。2008年，鉴于Clarke，Emerson与Sifakis在模型验证领域的研究、并使之成为一个广泛应用在工业硬件和软件中非常有效的验证技术上所做的奠基性贡献，三人同时获得美国计算机协会2007年度图灵奖。

目前国外不少大学、研究机构及大公司对形式验证方法展开了深入的研究，取得了显著成果。学术界目前最为流行的模型验证器基本上都有自己的抽象系统描述语言。这些模型验证器虽然各自偏向软件或者硬件验证，但是其描述语言都非常通用。这一类工具包括卡耐基梅隆大学的CMU SMV、意大利Trento大学的NuSMV、科罗拉多大学的Vis、贝尔实验室的SPIN等。Cadence公司和Berkeley大学的Cadence SMV模型检验器、Intel的Thunder和Forecast、IBM的Rulebase等。

国内对形式验证的研究起步比较晚，但近年来有些大学和科研院所开展了这方面的研究工作，严晓浪提出了避免内存爆炸的组合电路等价性验证方法，使用输出分组和电路可满足性的等价性验证算法等。马光胜研究了定点算术数据通路的等价性检验方法；唐璞山给出了改进的时间帧展开的时序电路等价验证算法，结合模拟蕴含技术的电路验证方法等。吴为民提出基于线性规划的寄存器传输级可满足性求解和性质检验等。

许多研究成果已不再停留在实验室阶段，而被成功应用到实际的工业设计中。如Synopsys公司的Formality，Mentor Graphics公司的FormalProTM，Cadence公司的Affirma等。由于集成电路芯片设计规模的急剧增长、功能越来越复杂，等价性验证已经成为设计流程的主要瓶颈。据统计，设计验证的时间已占到整个设计周期的一半以上。而世界上领先的公司可以持续保持领先地位，主要是由于其产品上市时间周期比其竞争对手短。

为了提高等价性验证效率，加快电子产品上市时间，提高复杂的芯片的首次硅片成功率，本发明给出了一种结合约束满足消除误判的等价性验证方法。

发明内容

本发明的主要目的在于提供一种结合约束满足消除误判的等价性验证方法，实现对基于割集的等价性验证方法中误判现象的消除，提高验证的效率。

结合附图，说明如下：

一种结合约束满足消除误判的等价性验证方法，至少包括如下步骤：

步骤1：建立规范描述和实现描述的模型；

步骤2：在规范模型和实现模型中选择合适候选等价对位置，便于基于割集方法的等价性验证；

步骤3：对于候选等价对利用约束求解器进行快速求解；

步骤4：判断是否存在误判：如果得到规范模型和实现模型等价，则验证结果为等价，不存在误判，转步骤6；如果得到规范模型和实现模型不等价，但此时并不能得到两模型不等价，即可能存在误判现象；

步骤5：消除误判现象；

步骤6：输出等价性验证结果，等价性验证结束。

步骤2所述的候选等价对位置的选择方法为：

在规范模型和实现模型中，根据功能元件的输入和输出之间的支持关系进行候选等价对的选择，构成候选等价对；

或在规范模型和实现模型中，根据功能元件输入输出个数、输入输出变量宽度信息进行候选等价对的选择，构成候选等价对。

步骤3所述的对于候选等价对利用约束求解器进行快速求解的方法至少包括：

步骤1)：将候选等价对所对应的电路转换为约束关系；

步骤2)：查找候选等价对所对应子电路的输入变量或输出变量；

步骤3)：调用求解器进行求解，并且对步骤2)中找到的变量先进行基于边界赋值的约束传播求解，便于快速得到可满足或不可满足的结果。

步骤5所述的消除误判现象的方法至少包括：

步骤4)：将当前等价对的模型转为约束关系；

步骤5)：用约束求解器求得规范模型和实现模型不等价的所有赋值，并转为约束关系；