[发明专利]显示驱动电路

说明书

相关申请的交叉参考

本申请要求于2010年6月3日提交的韩国专利申请No.2010-52240的优先权，在此将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及显示驱动电路，具体涉及由于改善性能而表现出极好的输出特性且可靠性极好的显示驱动电路。

背景技术

通常，与采用低温多晶硅TFT的液晶显示器(LCD)面板不同，由于低迁移率而难以在采用非晶硅(a-Si)薄膜晶体管(TFT)的LCD面板中以不同方式集成用于驱动像素的电路。

为了解决该问题，近来人们已积极尝试了集成能够在面板中以低频工作的区域。在这些尝试中，在面板中集成栅极驱动电路被认为是最有效的技术，所得产品已投放市场。由本发明申请人提交的韩国专利登记No.705628等文献披露了根据传统技术的其中集成有栅极驱动电路的多个LCD驱动电路。

为了克服低迁移率，集成在LCD面板中的栅极驱动电路增大TFT的宽度，并利用自举效应(bootstrap effect)形成移位寄存器电路。

图1是利用通常的自举效应的移位寄存器电路的框图。利用自举效应的移位寄存器电路可使用2相驱动或4相驱动。在2相驱动中，用于使移位寄存器的工作和电流源同步的时钟信号与一个对应于栅极脉冲高电平部分的水平时间同步，使用相位差为180°的两个时钟信号。在4相驱动中，与2相驱动类似，用于使移位寄存器的工作和电流源同步的时钟信号与一个水平时间同步，但使用相位差为90°的四个时钟信号，即，使用高电平部分每四个水平时间重复一次的时钟信号。

图2(A)示出了使用2相驱动的移位寄存器的波形，图2(B)示出了使用4相驱动的移位寄存器的波形。

参照图1和图2，前一级输出(通常为第(N-1)级或第(N-2)级输出)通过输入部11输入，然后输入部11的TFT变为截止状态，于是自举节点P-节点变为浮空节点。随后，当时钟信号在水平时间内从低电平电压VGL升到高电平电压VGH时，由于时钟信号的耦合效应，处于浮空状态的自举节点P-节点理论上上升至大约高电平电压VGH的两倍(通常为2VGH-a)。

这时，由于通过自举效应上升的电压施加在输出TFT T11的栅极节点上，所以大电流流过输出TFT T11，时钟信号被输出到输出节点，而没有上升/下降延迟时间的明显损耗。输入信号和输出信号之间会存在一个水平时间的信号延迟，移位寄存器电路能够正常工作。

以下，作为根据传统技术的嵌入有栅极驱动电路的驱动电路的示例，说明由本发明申请人提交的韩国专利登记No.705628。图3是韩国专利登记No.705628所披露的LCD驱动电路的电路图。

参照图3，传统的驱动电路包括八个TFT(T1～T8)以及两个电容器C1和C2。图3的驱动电路包括上拉/下拉电路部130，该上拉/下拉电路部130具有产生栅极高电平电压的上拉部T3以及产生栅极低电平电压的下拉部T2和T4。为了实现下拉功能，n型TFT(NTFT)反相器电路T5和T6的输出用作控制信号。

反相器电路T5和T6的输出信号X施加在下拉部T2和T4的TFT栅极节点。这时，栅极电压增加使得电路性能改善，但由于栅极节点偏压所致的应力而使TFT变坏，这导致可靠性不好。通常，当下拉部T2和T4的TFT截止时，TFT的栅极-源极电压(Vgs)时常为0V以上，在此情况下，存在漏电流。

图4是表示根据TFT的电流-电压(I-V)特性在迁移率增大或阈值电压Vth降低时漏电流增大的曲线图。如图4所示，当TFT的Vgs为0V以上时，根据TFT的I-V特性，迁移率增大或阈值电压Vth降低导致漏电流增大，由此电路性能变坏。

而且，当阈值电压Vth低时，以及栅极驱动器的输出的高电平部中出现例如高温等迁移率增大的因素时，成为下拉部T2和T4的电路中的电路漏电流分量，栅极驱动器的输出衰减，然后输出。

发明内容

本发明旨在提供由于改善性能而表现出极好的输出特性且可靠性极好的显示驱动电路。