[发明专利]用于模拟数字转换器的错误校正系统

说明书

技术领域

本发明是关于一种用于模拟数字转换器的错误校正系统，特别是关于一种可补偿操作频率变化所造成的码错误(code error)的错误校正系统。

背景技术

第1图是公知的具有模拟数字转换器的错误校正系统的示意图。如图所示，错误校正系统100包括模拟数字转换器(analog-to-digital converter；ADC)110以及电压产生器130。模拟数字转换器110可为一管线式模拟数字转换器(pipeline ADC)。电压产生器130产生参考电压VRP及VRN。在一可能实施例中，若模拟数字转换器110为一管线式模拟数字转换器时，乘法数字模拟转换器(Multiplying Digital to Analog Converter；MDAC)接收参考电压VRP及VRN。模拟数字转换器110在操作频率CLK下运作，并根据参考电压VRP及VRN，将输入信号IN由模拟格式转换成数字格式的输出信号OUT，其中参考电压VRP及VRN位于模拟数字转换器110所能接收的输入信号的电压范围内，即当输入信号低于或高于参考电压VRN/VRP时，输出信号会出现饱和现象(如1111 1111或0000 0000，假设输出信号输出8位数据)。

当模拟数字转换器110运作时，会向外抽取电流，因而降低参考电压VRP及VRN。为了稳定参考电压VRP及VRN，一般的做法是外挂一稳压电容C。稳压电容C的两端分别透过连接导线151及153，耦接至电压产生器130。当模拟数字转换器110抽取电流时，虽会降低参考电压VRP及VRN，然而，透过稳压电容C，则可使参考电压VRP及VRN回到原本的位准。

第2A图为低频操作下，参考电压VRP及VRN的位准化示意图。假设，当操作频率CLK约为25MHz时，属于低频操作。在时间点T21之前，模拟数字转换器110尚未开始运作。

当模拟数字转换器110开始运作时(如时间点T21或T22所示)，将降低参考电压VRP及VRN的位准。然而，经由稳压电容C，便可逐渐恢复参考电压VRP及VRN的位准(如时间点T21～T22所示)。另外，在低频操作下，参考电压VRP及VRN的位准差值维持在一预设准位差值0.5V。

第2B图为高频操作下，参考电压VRP及VRN的位准化示意图。假设，当操作频率CLK约为160MHz时，即为高频操作。如图所示，虽然稳压电容C可逐渐恢复参考电压VRP及VRN的位准，但由于恢复的时间太短，因此，参考电压VRP及VRN的位准无法回复到原本的位准，并且参考电压VRP及VRN的位准差值无法维持在一预设准位差值(此例为0.4V)。

由于在高频操作下，参考电压VRP及VRN的位准差值(如0.4V)小于在低频操作下，参考电压VRP及VRN的位准差值(如0.5V)，因而产生码错误(code error)的问题。

发明内容

本发明提供一种用于模拟数字转换器的错误校正系统，包括一模拟数字转换器、一判断电路以及一调整电路。模拟数字转换器根据一操作频率及一控制信号，将一模拟输入信号转换成一数字输出信号。判断电路判断操作频率的频率是否变化。调整电路根据判断电路的判断结果，调整控制信号。

本发明提供另一种错误校正系统，包括一可编程增益放大器(Programmable GainAmplifier；PGA)、一模拟数字转换器以及一饱和确认电路。可编程增益放大器(Programmable Gain Amplifier；PGA)放大该模拟信号。模拟数字转换器用于将放大后的模拟信号转换成一数字输出信号。饱和确认电路判断数字输出信号是否为饱和状态。当数字输出信号为饱和状态时，饱和确认电路调整控制信号。

为让本发明的特征和优点能更明显易见，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

第1图为公知的具有模拟数字转换器的错误校正系统的示意图。

第2A图为低频操作下，参考电压VRP及VRN的位准化示意图。

第2B图为高频操作下，参考电压VRP及VRN的位准化示意图。

第3A图为本发明的错误校正系统的一可能实施例。

第3B图为本发明的错误校正系统的另一可能实施例。

第4A图为本发明的转换单元的一可能实施例。

第4B图为本发明的参考电压VRP及VRN在低频操作下的位准示意图。

第4C图为本发明的参考电压VRP及VRN在高频操作下的位准示意图。

第5A图为本发明的转换单元的另一可能实施例。