[发明专利]数模混合芯片中的时钟电路控制装置及方法

说明书

技术领域

本发明涉及集成芯片设计领域，更具体地说，涉及数模混合芯片中的时钟电路控制装置及方法。

背景技术

在无线通信技术领域，终端产品日新月异，其应用日趋丰富，硬件功能也越来越多，这对于终端产品的续航能力提出了更高的要求。尤其对于目前第三代移动通信标准——时分同步码分多址(Time Division-SynchronousCode Division Multiple Access，TD-SCDMA)终端，较高的功耗以及发热量是制约其终端产品发展的因素之一。在电池的容量没有较大的提升的情况下，降低终端整体功耗就成了提高其续航能力的有效手段。

降低终端整体功耗的有效手段之一为：降低终端产品中的芯片功耗。为了控制芯片的功耗，需要对电路中的部分模块进行电源管理，即当芯片处于休眠状态时，关闭内部部分电路，以实现降低功耗的目的。

TD-SCDMA终端产品中的芯片为射频前端芯片，射频前端芯片属于数模混合芯片，数模混合芯片通过数字电路与模拟电路相结合的方式来实现芯片的功能。其中，数字电路部分控制着芯片中各部分电路的工作状态，因此数字电路对于各部分电路的控制引脚必须保证带电输出。但是在芯片处于休眠状态时，对外发送信号的电路可以停止工作，从而达到省电的目的；来自基站的射频信号，其到达射频前端芯片的时刻对于芯片而言是不确定的，所以必须保证接收通道电路的工作。因此，总体来说数字电路不可断电，但当芯片进入休眠状态时，可以停止数字电路的时钟信号，让数字电路时钟源停止产生数字时钟信号。而模拟电路部分，在芯片进入休眠状态时通过断电来实现，从而达到省电的目的。

当芯片退出休眠状态进入接收或发射的工作状态时，数字电路时钟源可以迅速启动产生数字时钟信号，而模拟电路的启动需要一定的时间才能达到稳定的状态，若在此期间数字电路对模拟电路部分进行控制操作，可能会出现芯片工作异常。同样，当芯片由接收或发射的工作状态进入休眠状态时，数字时钟信号与复位控制信号工作的不同步，使得数字电路的时钟输入处于不定态，同样会造成芯片工作的异常。为此，需要采取一定的手段来控制数模混合芯片中的时钟电路，以保证数字电路与模拟电路在芯片进入或退出休眠状态时工作的可靠性，确保芯片稳定地工作。

发明内容

有鉴于此，本发明的目的在于提供数模混合芯片中的时钟电路控制装置及方法，以保证数字电路与模拟电路在芯片进入或退出休眠状态时工作的可靠性，从而确保芯片工作的稳定性。

为实现上述目的，本发明提供如下技术方案：

一种数模混合芯片中的时钟电路控制装置，该装置包括：产生启停信号的传输单元；产生数字时钟信号的时钟源；设置于所述传输单元和时钟源之间的延时单元，所述延时单元在启停信号指示复位时，将该启停信号延迟预设时间后输出给所述时钟源，并在启停信号指示置位时，将该启停信号直接传输给所述时钟源；给所述时钟源供电的电源；检测所述电源的电压，以生成相应复位控制信号的上电复位检测电路；设置于所述电源和上电复位检测电路之间的电路上、同时连接所述传输单元的控制开关单元，该控制开关单元根据启停信号执行开关操作；连接时钟源和上电复位检测电路、实现数字时钟信号与复位控制信号同步的复位同步电路；连接时钟源和复位同步电路、根据复位同步电路的输出结果控制数字时钟信号的输出的门控时钟。

优选的，所述延时单元为由一个电阻和一个电容组成的RC延时电路；其中：所述电阻连接于所述传输单元和时钟源之间；所述电容一端连接于所述电阻和时钟源之间，另一端接地。

优选的，所述控制开关单元为由一个非门和一个PMOS管组成的电路；其中：所述PMOS管连接于所述电源和上电复位检测电路之间；所述非门连接于所述传输单元和PMOS管之间。

优选的，所述复位同步电路为由三个D触发器组成的电路；其中：第一D触发器连接时钟源和上电复位检测电路；第二D触发器连接第一D触发器的输出和时钟源；第三D触发器连接第二D触发器的输出，同时通过非门连接时钟源，第三D触发器的输出连接门控时钟。

本发明还提供了一种数模混合芯片中的时钟电路控制方法，该方法包括：接收启停信号，并当所述启停信号指示置位时产生数字时钟信号，当所述启停信号指示复位时，延迟预设时间后停止产生数字时钟信号；根据所述启停信号产生相应的复位控制信号；根据所述数字时钟信号和复位控制信号产生同步复位信号；根据所述同步复位信号控制数字时钟信号是否进入数字电路。