[发明专利]校准多个数据信道的数据传输时序的时序校准电路及时序校准方法

说明书

【技术领域】

本发明提供一种控制数据传输的电路与方法，尤指一种校准(align)多个数据信道的数据传输时序的电路及方法。

【背景技术】

现今的计算机系统中常常使用一点对点链路(例如快捷外设互联标准(Peripheral Component Interconnect Express，PCI Express)定义的点对点链路)来作为其与其它外围装置之间的双向沟通，如业界所现有，PCIExpress总线可利用更高的运作时脉以及应用更多的数据信道(lane)来提升其数据传输效能。请参阅图1，图1为现有PCI Express总线115使用多个数据信道来传递数据的示意图。假设一输出装置100欲将一数据流110传输至一接收装置120，由于PCI Express总线115可提供四个数据信道Lane0、Lane1、Lane2、Lane3，因此当输出装置100输出数据流110时，数据流110中所包含的字节D0-D7便会分别通过一起始符号(COM symbol)经由数据信道Lane0、Lane1、Lane2、Lane3各自传递，举例来说，一起始符号以及两字节D0、D4系由数据信道Lane0输出至接收装置120，一起始符号以及两字节D1、D5系由数据信道Lane1输出至接收装置120，一起始符号以及两字节D2、D6系由数据信道Lane2输出至接收装置120，以及一起始符号以及两字节D3、D7系由数据信道Lane3输出至接收装置120，最后，接收装置120便可经由数据信道Lane0、Lane1、Lane2、Lane3来接收到所要的数据流110。

一般而言，输出装置100会于同一时间分别输出有序符号集合至数据信道Lane0、Lane1、Lane2、Lane3，然而，数据信道Lane0、Lane1、Lane2、Lane3可能会分别对应不同的线路布局而具有不同的长度与阻抗，亦即于数据传输的过程中，数据信道Lane0、Lane1、Lane2、Lane3会分别造成传递数据具有不同程度的延迟，因此，数据信道Lane0、Lane1、Lane2、Lane3的数据传输时序便会产生偏移(skew)的现象，换句话说，即便输出装置100同步输出起始符号至数据信道Lane0、Lane1、Lane2、Lane3，数据信道Lane0、Lane1、Lane2、Lane3上的起始符号最后并无法于同一时间点到达接收装置120，因此，由于数据传输时序的偏移，接收装置120也并无法于同一时间点处理于数据信道Lane0、Lane1、Lane2、Lane3上传递的字节D0、D1、D2、D3。

请参阅图2，图2为现有PCI Express总线215使用多个数据信道来传递数据的另一示意图。由于输出装置200与接收装置220的运作时脉不同，因此若输出装置200的运作时脉高于接收装置220的运作时脉，则输出装置200输出数据流210的传输率便高于接收装置220撷取数据流210的接收率，因此便会造成数据上溢(overflow)的情况；相反地，若输出装置200的运作时脉低于接收装置220的运作时脉，则输出装置200输出数据流210的传输率便低于接收装置220撷取数据流210的接收率，因此便会造成数据下溢(underflow)的情况，所以为了解决输出装置200与接收装置220的不同运作时脉所带来的问题，接收装置220便设置有多个弹性缓冲器(elasticbuffer)EB0、EB1、EB2、EB3来调节输出装置200经由数据信道Lane0、Lane1、Lane2、Lane3所传递的数据。依据PCI express的规范，输出装置200会输出有序符号集合(ordered set)以供弹性缓冲器来平衡输出装置200与接收装置220的不同运作时脉。举例来说，输出装置200所输出的每一有序符号集合包含有一起始符号以及三个调整符号(SKP symbol)，所以当接收装置220上一弹性缓冲器接收到多个有序符号集合时，若输出装置200的运作时脉高于接收装置220的运作时脉，则弹性缓冲器可经由减少有序符号集合中的调整符号来达到降低输出装置200的数据传输率的目的，所以便可避免上述数据上溢的问题。另一方面，若输出装置200的运作时脉低于接收装置220的运作时脉，则弹性缓冲器可经由增加有序符号集合中的调整符号来达到提升输出装置200的数据传输率的目的，所以便可避免上述数据下溢的问题。