[发明专利]一种50nm及以下的硅栅结构的制作方法

说明书

技术领域

本发明涉及半导体器件工艺技术领域，尤其是一种实现50纳米及以下尺寸硅栅结构的制作方法。

背景技术

光子器件的发展趋势是小型化、集成化。由于硅与氧化硅两种材料的折射率差接近2，使得光可以被限制在纳米级的很小尺寸的波导内，这使得基于SOI衬底的光子器件小型化、集成化成为可能。而利用亚波长尺寸(小于入射波波长)的硅栅结构已制作出大量微纳光电子功能器件，如定向耦合器、模斑转换器、聚焦器、反射镜、防反射器等。

通信用光波波长主要在1310nm和1550nm两个通信窗口内，这使得亚波长器件特征尺寸一般都会在200nm左右，为了近一步提高器件的性能，光子器件特征尺寸需要进一步降低，特征尺寸在50nm及以下的器件研发备受关注。而50nm及以下的硅栅制作对加工能力有很高的要求，即使利用电子束曝光这样的工艺依然接近其极限加工能力，或是需要胶灰化等复杂的附加工艺处理。因此在器件制作过程中往往因为设备状态、操作人员、工艺条件等一些不可避免的微小变化就会使制作出的器件性能出现问题。这对器件加工的可重复性提出了严峻的考验，同时也增加了器件的制作成本。

发明内容

(一)要解决的技术问题

本发明的主要目的是提供一种50nm及以下硅栅结构的制作方法，以有效降低微细纳米尺寸硅栅条加工对电子束光刻极限加工能力的依赖，降低加工难度，提高成品率。

(二)技术方案

为达到上述目的，本发明提供了一种50nm及以下的硅栅结构的制作方法，该方法先制作出100nm左右的粗硅栅，然后再经过二次处理形成50nm及以下尺寸的硅栅结构。

上述方案中，所述二次处理是通过高温氧化的方法将部分硅变为氧化硅，实现硅栅条尺寸的缩小，再通过腐蚀去除氧化硅层实现50nm及以下的硅栅结构。

上述方案中，所述高温氧化是干法氧化或湿法氧化。

上述方案中，所述通过腐蚀去除氧化硅层是干法腐蚀或湿法腐蚀。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提供的这种50nm及以下的硅栅结构的制作方法，可以有效降低微细纳米尺寸硅栅条加工对电子束光刻极限加工能力的依赖，降低了细光栅制作过程中对光刻工艺的难度要求，降低了器件加工的难度，提高了器件的成品率。同时本发明的工艺制作方法可重复性高。

附图说明

图1是通过电子束光刻后在衬底上定义出光刻图形的示意图；

图2是经过ICP刻蚀后的粗硅栅条示意图；

图3是经高温氧化后在硅表层生长出氧化硅示意图；

图4是通过腐蚀后获得的50nm及以下硅栅结构示意图；

图5是高温氧化中硅层消耗与氧化硅生长厚度关系示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提供的这种50nm及以下的硅栅结构的制作方法，是将常规的线条一步光刻和刻蚀工艺分解为两步完成，先通过光刻和干法刻蚀制作出一个尺寸较大(如100nm左右)的硅栅线条结构，再在此粗硅栅线条上进行二次处理实现50nm及以下尺寸的硅栅结构的制作。

其中，二次处理是通过高温氧化的方法将部分硅变为氧化硅，实现硅栅条尺寸的缩小，再通过腐蚀去除氧化硅层实现50nm及以下的硅栅结构。高温氧化采用干法氧化或湿法氧化，通过腐蚀去除氧化硅层采用干法腐蚀或湿法腐蚀。

下面结合一个具体实施例详细说明本发明提供的50nm及以下的硅栅结构的制作方法，具体步骤如下：

步骤1：100nm线条的制作：如图1示，首先在清洗合格的Si片(或SOI片)101上涂覆SAL601负性光刻胶，经过电子束曝光、显影定影后形成100nm左右的胶条102。

步骤2：100nm粗硅栅条的制作：将上步中的基片放入ICP刻蚀机，进行干法刻蚀，刻蚀条件气体选用SF₆50sccm和C₂H₄50sccm，室温，压力150mt，功率500w。经一段时间后得到图2中201硅栅，该栅宽约100nm，高200nm。