[发明专利]存储器元件

说明书

技术领域

本发明涉及半导体元件，尤其涉及用于存储器单元，特别是静态随机存取存储器单元的结构及布局设计。

背景技术

静态随机存取存储器(SRAM)广泛地用于集成电路。嵌入式静态随机存取存储器(embedded SRAM)特别常用于高速通信(high speed communication)、图像处理、及系统单芯片(system on chip，SOC)的应用。静态随机存取存储器单元(SRAM cells)具有不需更新(refresh)便能保存数据的优点。一般，SRAM单元包括两个传输栅晶体管(pass-gate transistors)，通过传输栅晶体管可自SRAM单元读取位(bit)，或将位写入SRAM单元。这种形式的SRAM单元称为单端口(single port)SRAM单元。另有一种形式的SRAM单元称作双端口(dual port)SRAM单元，其包括四个传输栅晶体管。

图1显示一种公知的八晶体管双端口SRAM单元，其包括上拉晶体管PU-1与PU-2及下拉晶体管PD-1与PD-2。传输栅晶体管PG-1与PG-3形成双端口SRAM单元的第一端口(port A)。传输栅晶体管PG-2与PG-4形成双端口SRAM单元的第二端口(port B)。传输栅晶体管PG-1与PG-3的栅极由字线port-A WL控制，而传输栅晶体管PG-2与PG-4由字线port-B WL控制。由上拉晶体管PU-1与PU-2及下拉晶体管PD-1与PD-2所形成的闩(latch)存储一位(bit)。所存储的位可通过第一端口(port A)使用位线port-A BL及port-ABLB而读取，或者可通过第二端口(port B)使用位线port-B BL及port-B BLB而读取。相反地，位可通过第一端口(port A)或第二端口(port B)写入SRAM单元。

由于具有双端口，存储于SRAM单元的位可同时自第一端口(port A)及第二端口(port B)读取。如此，可允许不同应用平行运作(parallel operation)。另外，假如一第一SRAM单元与一第二SRAM单元位于相同的列(column)或相同的行(row)，对于第一SRAM单元的读取运作也可与对第二SRAM单元的写入运作同时进行。

照例，为了支援平行运作，其中两端口可同时处于“开启(on)”状态，下拉晶体管PD-1与PD-2均需承受两次每一传输栅晶体管PG-1至PG-4的驱动电流(drive current)。因此，在公知设计中，下拉晶体管PD-1与PD-2设计成传输栅晶体管PG-1至PG-4的两倍宽。一般，会使用L型或T型的有源区来提供此不均匀的元件尺寸。图2显示在一常见有源区中，晶体管PG-1及PD-1的公知布局。点状区域是一有源区，而颜色较暗区是多晶硅栅极线(gate polysilicon lines)。有源区是L型，具有用以形成下拉晶体管PD-1的宽部分，其宽度为窄部分的两倍或更宽，窄部分用以形成传输栅晶体管PG-1。由于光学效应，宽部分与窄部分之间的交叉区I是圆的。假如发生对准误差，而传输栅晶体管PG-1的多晶硅栅极向上移，传输栅晶体管PG-1的实际栅极宽度将大于需求宽度。因此，传输栅晶体管PG-1与传输栅晶体管PG-2至PG-4之间会发生不协调(mismatching)，其接着将影响SRAM单元的效能。

另一附加问题是交叉区I处的电流拥挤效应(current crowding)。在交叉区I中，电流并非均匀分布。因此，下拉晶体管PD-1与PD-2的一些部分可能具有较其他部分高的电流密度。结漏电流(junction leakage)也是一个问题。

因此，业界急需改良的SRAM单元，其可合并双端口以具备与平行运作有关的优点。

发明内容