[发明专利]去耦电容

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种去耦电容。

背景技术

在电子电路中，去耦电容起抗干扰的作用，它把前级信号携带的高频杂波滤除。

栅氧化层厚度为14nm～24nm的厚场效应晶体管可用作去耦电容，如图1所示，一P型厚场效应晶体管100用作去耦电容，该P型厚场效应晶体管100的栅极G接地，该P型厚场效应晶体管100的源极S、漏极D和衬基端SUB均与待去除纹波(即待去除杂波)的高电压V_reg连接。所述高电压V_reg为含噪音的信号，若将该高电压V_reg直接接入半导体器件，如存储器，则影响半导体器件正常工作，为获得稳定的电压，去除高电压V_reg中的噪音，在所述高电压V_reg输入半导体器件之前，使用去耦电容对该高电压V_reg进行去纹波处理。所述P型厚场效应晶体管100的作用就是对所述高电压V_reg进行去纹波处理，使输入半导体器件的高电压为稳定高电压，保障半导体器件正常工作。

场效应晶体管用作去耦电容时，其必须工作在非截止状态(如线性区)，所述高电压V_reg通常为8伏、10伏或更高，因此，用作去耦电容的场效应晶体管的栅氧化层不能太薄。现有技术中，用作去耦电容的场效应晶体管为厚场效应晶体管，其栅氧化层厚度在14nm～24nm范围内。

使用厚场效应晶体管当去耦电容的缺点是，厚场效应晶体管单位面积电容小，厚场效应晶体管要满足使用要求就要占用较大面积，不符合集成电路发展趋势。

发明内容

本发明的目的在于提供一种去耦电容，该去耦电容由多个薄场效应晶体管串联形成，缩小了去耦电容占用的面积。

为了达到上述的目的，本发明提供一种去耦电容，包括多个薄场效应晶体管、多个分压器和多个连接器；所述多个薄场效应晶体管串联，接在待去除纹波的高电压与地之间；所述多个分压器串联，接在待去除纹波的高电压与地之间；所述多个分压器与所述多个薄场效应晶体管一一对应，除接地的薄场效应晶体管和分压器外，其他各个薄场效应晶体管其连接下一薄场效应晶体管的接口与通过一连接器对应的分压器的输出端连接，各个分压器为对应的薄场效应晶体管提供电压，使对应的薄场效应晶体管工作在非截止状态。

上述去耦电容，其中，还包括多个刷新装置，所述多个刷新装置与所述多个连接器连接一一对应，该刷新装置的输出端与所述连接器的输入控制端连接。

上述去耦电容，其中，所述薄场效应晶体管的栅氧化层的厚度为1nm～4nm。

上述去耦电容，其中，所述多个薄场效应晶体管或均为P型薄场效应晶体管，或均为N型薄场效应晶体管，或为P型薄场效应晶体管和N型薄场效应晶体管的组合。

上述去耦电容，其中，所述分压器为电阻性分压器。

上述去耦电容，其中，所述分压器为电阻或晶体管。

上述去耦电容，其中，所述连接器为高电阻连接器。

上述去耦电容，其中，所述连接器为倒比管。

上述去耦电容，其中，所述连接器为定时开关连接器。

上述去耦电容，其中，所述多个分压器的分压比与所述多个薄场效应晶体管的电容比成反比。

本发明的去耦电容由多个薄场效应晶体管串联形成，利用分压器为各个薄场效应晶体管提供驱动电压，使各个薄场效应晶体管工作在非截止状态，薄场效应晶体管单位面积电容大，因此，薄场效应晶体管占用面积小，可缩小去耦电容占用的面积，符合集成电路发展趋势。

附图说明

本发明的去耦电容由以下的实施例及附图给出。

图1是现有技术中厚场效应晶体管用作去耦电容的电路图。

图2是本发明去耦电容实施例一的结构示意图。

图3是本发明去耦电容实施例二的结构示意图。

图4是本发明去耦电容实施例三的结构示意图。

图5是本发明去耦电容实施例四的结构示意图。

图6是本发明去耦电容实施例五的结构示意图。

具体实施方式

以下将结合图2～图6对本发明的去耦电容作进一步的详细描述。

实施例一：

参见图2，本实施例去耦电容包括两个P型薄场效应晶体管210和220、两个分压器230和240、以及一个连接器250；

所述P型薄场效应晶体管210的源极S1a、漏极D1a和衬基端SUB1a均与待去除纹波的高电压V_reg连接；