[发明专利]垂直超结双扩散金属氧化物半导体器件及制造方法

说明书

技术领域

本发明涉及功率半导体器件，尤其涉及一种垂直超结双扩散金属氧化物半导体器件及制造方法。

背景技术

垂直双扩散金属氧化物半导体(vertical double-diffusedmetal-oxide-semiconductor，VDMOS)器件作为功率电子的重要基础，以其高耐压、高频等特性常用于功率集成电路和功率集成系统中。

垂直双扩散金属氧化物半导体的耐压区决定着垂直双扩散金属氧化物半导体的一些电学性能，例如，耐压区的耐压能力与它的掺杂浓度及厚度有关，垂直双扩散金属氧化物半导体的导通电阻也与耐压区的掺杂浓度及厚度有关，掺杂浓度愈低，厚度愈大，耐压能力愈高，导通电阻愈大。

对于垂直双扩散金属氧化物半导体，一方面期望提高垂直双扩散金属氧化物半导体的耐压区的掺杂浓度，以降低垂直双扩散金属氧化物半导体的导通电阻，另一方面又期望降低垂直双扩散金属氧化物半导体的耐压区的掺杂浓度，以提高耐压区的耐压能力。

图1所示为美国专利US005216275A(公开日1993年6月1日)披露的一种垂直双扩散金属氧化物半导体，该VDMOS包括N⁺(或P⁺)衬底4、形成于所述N⁺(或P⁺)衬底4上的复合缓冲层(composite buffer layer)(该复合缓冲层就是耐压区)、形成于所述复合缓冲层上的P(或N)扩散层3、在所述P(或N)扩散层3内形成的N⁺(或P⁺)源区2、形成于所述P(或N)扩散层3上的栅极1以及金属电极G、S、D。

所述复合缓冲层由两种导电类型的材料相间排列组成——P区和N区相间排列，所述复合缓冲层中的每个P区6被相邻的N区7包围，每个N区7被相邻的P区6包围。

图2A～图2C所示为图1中复合缓冲层的俯视图(top view)，所述复合缓冲层的横截面可以呈条状结构(如图2A)，即在所述复合缓冲层的横截面上，每个长条状N区的两旁是P区，每个长条状P区的两旁是N区；可以呈六角形单元、方形单元、长方形单元或三角形单元密堆集结构，每个单元的中央是圆形、六角形、方形、长方形或三角形的N区(或P区)，其他部分是P区(或N区)，如图2B所示，所述复合缓冲层的横截面呈六角形单元密堆集结构，每个单元的中央是圆形N区(或P区)，其他部分是P区(或N区)；还可以呈镶嵌式结构，即在所述复合缓冲层的横截面上，P区及N区或者都是方形、或者都是正三角形、或者都是正六角形，P区与N区间隔排列，如图2C所示，所述复合缓冲层的横截面呈方形P区与方形N区间隔排列的镶嵌式结构。

再参见图1，所述复合缓冲层中每个P区或N区的直径沿纵向相等。

现简单说明所述复合缓冲层的制作方法：

—种方法是，在N⁺(或P⁺)衬底4上淀积N(或P)外延层(epi)5，在所述N(或P)外延层5内进行选择开垂直槽51，如图3A所示；

用P(或N)半导体材料填充所述垂直槽51即得复合缓冲层，如图3B所示；

另一种方法是，在N⁺(或P⁺)衬底4上淀积N(或P)外延层(epi)5，通过光刻，在所述N(或P)外延层(epi)5的表面上形成图案化的光刻胶层52，如图4A所示；

采用离子注入法向选择区域内注入P型(或N型)杂质，使得所述选择区域由N区(或P区)变成P区(或N区)，即得复合缓冲层，如图4B所示。

具有复合缓冲层的垂直双扩散金属氧化物半导体，在所述复合缓冲层耗尽时，两种导电类型的材料(P区和N区)提供符号相反的电荷，其产生的电场大部分被互相抵消，因此，采用复合缓冲层作耐压区可以提高耐压区的掺杂浓度，降低导通电阻，如何在不影响耐压区的耐压能力下提高耐压区的掺杂浓度是本领域技术人员一直探索的问题，而现有技术的复合缓冲层中每个P区或N区的直径沿纵向相等，每个P区及N区的掺杂浓度没有达到最大化。

发明内容

本发明的目的在于提供一种垂直超结双扩散金属氧化物半导体器件及制造方法，在不影响耐压区的耐压能力下，进一步提高耐压区的掺杂浓度。

为了达到上述的目的，本发明提供一种垂直超结双扩散金属氧化物半导体器件，包括P区与N区横向相间密堆集形成的复合缓冲层、所述复合缓冲层位于衬基及扩散层之间，其特征在于，所述复合缓冲层中每个P区和每个N区的直径沿纵向渐变。

上述垂直超结双扩散金属氧化物半导体器件，其中，所述复合缓冲层的厚度为6μm～70μm