[发明专利]科里奥利质量流量计全数字闭环系统

权利要求书

1.科里奥利质量流量计全数字闭环系统，其特征在于包括：模拟信号预处理电路(1)、模拟数字信号转换电路(2)、数字信号处理电路(3)、数字模拟信号转换电路(9)和模拟信号放大电路(10)；

模拟信号预处理电路(1)，对CMF传感器拾振器输出的模拟信号进行预处理；

模拟数字信号转换电路(2)，将模拟信号预处理电路(1)输出的模拟量拾振信号按照设定采样率进行采样，转换为相应的数字量拾振信号；

数字信号处理电路(3)，以现场可编程门阵列FPGA为核心，包括数字滤波器(4)、信号检测器(5)、相位控制器(6)、幅值控制器(7)、正弦信号发生器(8)、数据缓存单元FIFO(11)及时钟模块(12)；数字滤波器(4)对模拟数字信号转换电路(2)采集的数据进行滤波，消除拾振信号中的噪声干扰，得到滤波后的拾振信号S_FD，S_FD一方面依次进入FIFO作为激励信号的基准信号待输出，另一方面进入信号检测器(5)对拾振信号S_FD进行过零点检测，得到拾振信号的实时频率Fre，在一个信号周期内采用比较法得到拾振信号当前周期的幅值Amp，同时记录CMF测量管的谐振频率CMF_FO，设定Amin为拾振信号的幅值阈值，分两种情况进行控制：

(1)若Amp＞Amin，此时拾振信号的输出信号足够大，CMF测量管处于正常测量状态，S_FD可用作流量解算，这种情况下，幅值控制器(7)接收Amp信号做幅值控制，输出幅值控制增益G，相位控制器6通过控制FIFO的读请求信号rd_req和写请求信号wr_req对拾振信号和激励信号间的相位差进行控制，相位控制器(6)接收实时频率Fre信号做相位控制，输出读请求信号rd_req和写请求信号wr_req，FIFO在时钟模块输出的clock时钟，写请求信号wr_req和读请求信号rd_req的同时控制下读入S_FD，输出S’_FD，S’_FD与幅值控制增益G相乘即得到数字量的激励信号D_D，该D_D经数字模拟信号转换电路(9)，转换为模拟量D，再通过模拟信号放大电路(10)放大后控制CMF激励器振动；

(2)若Amp＜Amin，此时的拾振信号非常微弱，正在遭遇两相流或多相流的情况，这种情况下，不能再以拾振信号为基准产生激励信号，此时，就用正弦信号发生器(8)产生频率为CMF_FO的大幅值正弦信号，用固定频率的正弦信号用作数字量的激励信号D_D，经数字模拟信号转换电路(9)，转换为模拟量D，再通过模拟信号放大电路(10)放大后控制CMF激励器，强迫CMF测量管振动，当拾振信号再次满足Amp≥Amin的条件时，就回到正常的第一种控制情况。

2.根据权利要求1所述的科里奥利质量流量计全数字闭环系统，其特征在于：相位控制器(6)通过控制FIFO的读请求信号rd_req和写请求信号wr_req来改变时间差，使其满足科里奥利质量流量计测量管的自激闭环条件，对拾振信号和激励信号间的相位差进行控制。

3.根据权利要求1所述的科里奥利质量流量计全数字闭环系统，其特征在于：所述幅值控制器(7)采用了一种非线性幅值控制方法，通过对激励信号的幅值D_Amp和控制增益G的“粗调”和“细调”对拾振信号的幅值Amp进行了有效控制，使其稳定在设定幅值Amp_set处，其中G＝D_Amp/Amp，具体控制过程如下：幅值控制器(7)收到由信号检测器(5)输出的拾振信号的幅值Amp，若Amp＜C，C是一个常数，作为判断Amp大小的阈值，C的取值大于最小幅值，小于设定幅值，即Amin＜C＜Amp_set，说明此时拾振信号幅值Amp与设定值Amp_set还相差较大，适合对D_Amp进行“粗调”，令D_Amp＝F(Amp_set)，F(Amp_set)为关于Amp_set的线性函数，根据Amp_set调整初始的D_Amp的值；若Amp≥C，则对D_Amp进行“细调”，判断差值Amp_set-Amp落在哪个范围内，将这一差值分为4个范围scale1、scale2、scale3和scale4，在不同范围内，D_Amp以不同的步长进行自加运算，差值Amp_set-Amp越大，D_Amp的递增步长越大，递增速度越快，再根据D_Amp计算得到幅值控制增益G并输出；每当信号检测器(5)更新一个周期的Amp值，以上幅值控制过程就重复一次，以满足对拾振信号幅值控制的实时性。

4.根据权利要求1所述的科里奥利质量流量计全数字闭环系统，其特征在于：所述幅值控制增益G的控制范围为100～300，模拟信号放大电路实现信号的4.5倍放大。