[发明专利]老化预测和超速时延测试双功能的系统及方法

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其涉及老化预测和超速时延测试双功能系统和方法。

背景技术

随着工艺技术进入纳米级，晶体管特征尺寸不断减小。在这种情况下，NBTI(负偏压温度不稳定性)，一种作用于PMOS晶体管的老化(aging)效应成为影响电路生命期可靠性的首要因素。NBTI效应会随着电路使用时间的推移增加电路的时延，从而导致电路出现定时违规(timing violation)问题。已有一些研究工作表明，在最差操作环境下，NBTI效应可以导致电路时延在10年内增加20％。由于电路老化是一种相对缓慢的过程，在线电路老化预测是一种有效的对老化效应导致的电路失效进行预测的方法。在线的电路老化预测装置在目标电路处于正常功能操作时捕获目标电路的响应。如果目标电路的时延在老化效应的作用下增加到一定程度会在预先设定的捕获区间内出现不应有的跳变。通过在捕获区间内捕获这种不应有的跳变，在线电路老化预测装置产生报警信号，对接下来可能导致的目标电路失效进行预警。

另一方面，随着工艺技术的进步，芯片的时钟频率已经可以达到几GHz级，因此芯片工作的定时约束也越来越严格。在这种情况下，小时延缺陷(smalldelay defect)开始对制造后芯片的可靠性带来严峻的挑战。例如，Intel曾经报道过他们发现当制造工艺由0.25um提高到0.18um后，由于阻性桥接导致的小时延缺陷出现的比率也随之升高。然而，传统的采用跳变故障模型(transitionfault model)的实速时延测试并不能够有效地检测芯片中存在的小时延缺陷。这是因为跳变故障模型总是倾向于敏化芯片中较短的路径，而短路径相对于功能时钟信号的较大的时隙值(timing slack)往往会掩盖路径上的小时延缺陷的存在，从而降低测试覆盖率。目前，超速时延测试是一种可以有效检测小时延缺陷的时延测试方法。超速时延测试通过提高测试时钟频率来减小芯片中短路径的时隙值，从而增强了其对小时延缺陷的检测能力。

人们通常将在线电路老化预测和超速时延测试看成两个独立的问题并且使用独立的硬件电路来实现它们。但是这种做法造成了硬件电路资源的浪费。传统的用于超速时延测试的硬件电路通常只在制造测试时使用，在芯片随后的实际服务生命期内废弃不用。而用于在线电路老化预测的硬件电路却要等到芯片实际服务生命期开始才被启用。

发明内容

为了解决上述问题，本发明提供了老化预测和超速时延测试双功能的系统和方法，能够生成可编程的时钟信号，能够进行超速时延测试和在线电路老化预测。

本发明公开了一种老化预测和超速时延测试双功能的系统，包括：

时钟信号生成模块，用于根据预设的第一控制向量生成可编程时钟信号，所述可编程的时钟信号分为激励加载时钟信号和响应捕获时钟信号，并且根据预设的第二控制向量生成多个测试时钟信号；

工作模式及时钟选择模块，用于根据控制信号确定所述系统的工作模式，并根据所述控制信号在所述可编程时钟信号、系统功能时钟信号和所述测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；所述工作模式包括，目标电路进行正常功能操作工作的正常工作模式，对目标电路进行在线电路老化预测的老化预测模式，以及对目标电路进行超速时延测试的超速时延测试模式；

电路响应捕获模块，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号，所述捕获区间为系统功能时钟信号的周期减去激励加载时钟信号的边缘与所述响应捕获时钟信号的边缘之间的时延差的差值。

所述超速时延测试模式包括第一状态和第二状态，

所述老化预测模式包括初始状态和工作状态，所述系统在使用过程中断电或需要改变捕获区间的大小时进入初始状态；

所述工作模式及时钟选择模块进一步用于根据控制信号确定当前的工作模式；在当前模式为正常工作模式时，将系统功能时钟信号输入到目标电路的系统时钟树上；在当前模式为老化预测模式的初始状态时，将第一控制向量移入所述时钟信号生成模块，当前模式为老化预测模式的工作状态时，将所述激励加载时钟信号输入到目标电路的系统时钟树上，指示所述时钟信号生成模块将所述响应捕获时钟信号输入到所述电路响应捕获模块；在当前模式为超速时延测试模式的第一状态时，使预设的测试向量移入目标电路的扫描链，所述第二控制向量移入所述时钟信号生成模块，在当前模式为超速时延测试模式的第二状态时，将所述测试时钟信号输入目标电路的系统时钟树上，以进行超速时延测试；