[发明专利]显示码流的显示系统和控制方法

说明书

【技术领域】

本发明涉及显示码流，特别是一种对显示码流进行控制的显示系统和控制方法。

【背景技术】

嵌入式产品中媒体播放器的应用越来越广泛，影像尺寸和清晰度也不断提高，对显示系统的要求也越来越高。

图1为现有技术中显示系统100的方框图。请参阅图1所示，所述显示系统100包括解码器110、系统存储器120、图像处理电路130、包含有FIFO缓存器的LCD控制电路140和LCD显示屏150。首先解码器110对显示码流即视频数据流进行解码，并将解码后的视频数据发送到系统存储器120中，所述图像处理电路130从所述系统存储器120中获取解码后的视频数据并发送给LCD控制电路140中，所述LCD控制电路140会将接收到的视频数据放入到其内的FIFO缓存器(First In First Out，是一种先进先出的数据缓存器)中，FIFO缓存器中的数据将会根据时间读取数据并输出到显示存储器(简称显存)中以在LCD显示屏上进行显示，通常在嵌入式系统中，显存也属于系统存储器120。

而图1中所示的现有技术中，所述图像处理电路130要用最短的时间将储存在所述系统存储器120中的已被解码器译出的影像数据取出，经过处理后送给所述LCD控制电路140，所述LCD控制电路140也要尽快将其写入显示存储器。这样在影像播放过程中，解码器110、图像处理电路130和LCD控制电路140都要访问系统存储器120，导致系统存储器120的访问带宽出现了瓶颈。提高系统存储器的访问带宽带来很大硬件的开销，并在技术上有一定的复杂性。

一般的，当所述系统存储器120访问带宽不够时，可能会导致LCD控制电路140没有将上一帧的内容写入显存，而所述图像处理电路130已经把下一帧的影像数据送给所述LCD控制电路140，导致所述LCD控制电路140帧间错误；或在同一帧之内，所述LCD控制电路140由于没有及时的将内部所述FIFO缓存器中的数据写入显存，引起了所述FIFO缓存器溢出。

所以为了提高系统存储器带宽，一般都要采用更高速度的存储设备，更加优化的总线仲裁机制，使得系统存储控制电路和总裁电路越来越复杂；同时还需要软件工程师的配合，设计更复杂的储存控制电路并开发出合理的软件流程，使系统各个设备能够有效地访问存储设备，降低总线的瞬时负担；甚至采用更先进的工艺，使硬件系统工作在更高的时钟频率即提高系统工作频率。以上所述方法都会造成设计成本的提升和开发时间的延长(如图2所示)，在消费类电子中，成本和开发时间都是产品能否成功的极其重要因素。

即使这样还是不能确保在影像播放过程中为所述LCD控制电路140提供可靠的带宽保证。而一旦所述LCD控制电路140出现所述FIFO缓存器溢出等错误，一般的解决方法是将当前写入显存的帧丢掉，等候下一帧到来再写入显存，这样可以保证每个写入显存的帧数据都是完整而且正确的。但是在一定时间内，如果带宽一直很紧张，就可能会造成大量的帧没有被LCD控制电路140写入显存，从而在影像播放过程中出现明显的跳帧现象。

因此有必要提出一种新的技术方案来克服上述问题。

【发明内容】

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

本发明的目的之一在于提供一种显示码流的显示系统，其通过对码流数据写入的监控，解决了影像播放中因系统带宽问题而产生的，如跳帧等一系列问题。

本发明的目的之二在于提供一种显示码流的控制方法，通过对码流数据写入的监控，解决了影像播放中因系统带宽问题而产生的，如跳帧等一系列问题。

根据本发明的一方面，本发明提供一种显示码流的系统，其包括解码器、包含有显示存储器的系统存储器、图像处理电路、包含有FIFO缓存器的LCD控制电路和LCD屏，所述图像处理电路从所述系统存储器中获取所述解码器解码后的码流数据以发送到所述LCD控制电路中的所述FIFO缓存器中，所述FIFO缓存器将所述数据发送到所述系统存储器中的所述显示存储器中以用于在所述LCD屏上进行播放，其中，