[发明专利]以超低棱线铜箔为载体的极薄铜箔及其制造方法

说明书

技术领域

本发明是有关以超低棱线铜箔为载体的极薄铜箔，更为详细的说是由载体箔、剥离层及极薄铜箔所构成，应用在高密度及精细线路的印刷电路板、多层印刷电路板、覆晶薄膜等基材。

背景技术

附有载体的极薄铜箔用在电子产业的领域做为高密度及精细线路用途的印刷电路板组件，现今讲求的是轻、薄以及短、小化，对于电路线路的精密度要求亦趋向精密，铜箔的薄化处理需求也日益增加。现行附有载体的极薄铜箔，一般是使用18～35μm厚度的载体(铜箔或是铝箔)，再经由电镀再附上1～6μm厚的极薄电解铜箔。

随着各种电子组件的高密度体积化，电路基板的组合及其电路图案亦须高密度化，例如封装所使用的印刷电路板，其电路间的线宽与线距是需要30μm左右的高密度微细电路，若使用的电解铜箔较厚则会增加蚀刻(Etching)的时间，其结果，将形成电路图案侧璧的垂直度被破坏，在线距要求较宽的电路上是不会产生，但对于较窄的电路则可能产生短路或断线的问题。

载体箔与极薄铜箔间的剥离层，常用有机系的含氮有机化合物或者无机系的铬金属或铬酸盐两元合金无机膜层。使用有机系的有机剥离膜层缺点，不但有镀液与废水排放处理，增加了处理的费用与时间问题，且在高温的电路板制备工艺中会产生气泡，引起电路板的制造质量与产生电测试稳定性问题。另一方面，剥离膜层由无机系两元合金所组成，其膜层厚度比例是控制载体箔与极薄铜箔结合强度的重要因素，当两者比例控制不佳，容易有剥离不完全或极易剥离造成压板后氧化变色等缺失。

微细电路图案用的极薄铜箔，是将在于载体箔上的剥离层直接加以电解沉积形成，最佳的厚度是5μm以下。由于载体箔表面型态直接影响剥离层与极薄铜箔层，当载体表面粗度过高时，后续电镀的极薄铜箔也易有高粗度，进而影响蚀刻性。另外，载体箔表面型态不均一时也会影响极薄铜箔的厚度均一性。同时当载体箔具有针孔时，极薄铜箔也会具有针孔。由于载体箔为后续剥离层与极薄铜箔的基础，因此载体铜箔的选用，相当重要。公知的发明，主要是以传统HTE(High Temperature Elongation)铜箔、或是压延铜箔做为载体铜箔，但是使用HTE铜箔，容易有表面均一性不佳，以及针孔等问题。另一方面，使用压延铜箔因幅宽及成本等问题，而限制了产品的使用性。

除此之外，极薄铜箔的压合(mat)面与环氧树脂基材的热压合，极薄铜箔压合面的粗化处理、防锈处理以及硅烷涂布处理等都与基材的接着性息息相关，明显影响产品质量。

发明内容

本发明的目的在于提供一种以超低棱线铜箔为载体的极薄铜箔及其制造方法，以改进背景技术中存在的缺陷。

为实现上述目的，本发明提供的以超低棱线铜箔为载体的极薄铜箔，由载体箔、剥离层、及极薄铜箔经电镀组合而构成；其中：

(1)载体层为超低棱线铜箔，其两面光亮平滑，厚度为12-70μm；

(2)剥离层是以含钼、镍、铬及钾的四元合金电镀液电镀于载体箔上形成，厚度为1～6μm；

(3)极薄铜箔是在剥离层上施予Cu₂P₂O₇.3H₂O：10～60g/L，K₄P₂O₇：100～400g/L，pH＝6～10，浴温10～60℃，电流密度：1～5A/dm²，通电时间15秒的电镀做为剥离层保护膜，再以铜浓度50～100g/L，硫酸：90～125g/L，浴温40～70℃，电流密度：10～50A/dm²，通电时间：20秒电镀成为厚度1～6μm的铜箔。

所述以超低棱线铜箔为载体的极薄铜箔，其中剥离层是由钼、镍、铬、钾四元合金的金属或其金属混合物形成剥离层。

所述以超低棱线铜箔为载体的极薄铜箔，其中载体层是超低棱线铜箔，其厚度为12-70μm。

所述以超低棱线铜箔为载体的极薄铜箔，其中可用于高密度极精电路用途的印刷电路板、多层板印刷电路板、覆晶薄膜树脂基材或聚亚酰胺薄膜。

本发明提供的以超低棱线铜箔为载体的极薄铜箔的制造方法，包括：

(1)将光泽面粗糙度1.5μm以下的平整性极优、厚度为12～70μm的南亚超低棱线铜箔置入于由

a.硫酸镍六水合物：10～50g/L，

b.钼酸纳二水合物：0.5～10g/L，

c.K₄P₂O₇：50～100g/L，