[发明专利]一种集成电路设计验证方法

说明书

技术领域  本发明涉及一种集成电路设计验证方法。

背景技术  IC芯片设计包括设计部分和验证部分，其中验证部分大约要消耗整个设计项目资源(时间、人力等)的70％。而且随着设计复杂度的不断提升，需要的测试用例呈几何倍数增长，单凭人力的思考和记录难以全面制造出测试用例，难以达到合适的功能测试覆盖率，而覆盖率的高低直接影响到流片风险的大小。所以我们迫切需要一种能够减轻手动编写测试用例工作量的方法，将设计验证人员从大量重复性的工作中解放出来。

发明内容  本发明的主要目的在于提供一种集成电路设计验证方法，这种状态机结构体模型自动遍历产生测试用例的方法，将系统规格书或设计需求中原始数据提取为具有独立功能的事务和控制事务的顺序流程，将整合的信息映射到状态机结构体模型，自动产生事务级测试用例。状态机结构体模型通过对整个测试用例产生过程的控制，调整测试用例的结构和顺序，不断向合适功能覆盖率逼近。

本发明公开了一种集成电路设计验证方法，包括如下步骤：

第一步，把提取于系统规格书或设计需求的事务级资源检查表和控制事务的顺序流程，通过记录和算法映射到状态机结构体模型中；

第二步，通过状态机结构体模型自动产生事务级测试用例；

第三步，所述事务级测试用例作为测试平台Testbench的测试向量，实现集成电路的设计验证。

本发明公开的验证方法，还包括如下从属技术特征：

在所述第二步中，状态机结构体模型首先通过调度事务的状态机模块对所述事务进行调度和控制，调整所述事务的顺序流程，产生输入激励的队列。

在所述第二步中，所述状态机结构体模型特色之一是具有一份状态机被生成器和参考模型检查器同时可以使用的属性。通过生成器把所述输入激励的队列发送给参考模型检查器，所述参考模型检查器监控所述生成器发出的信息。

在所述第二步中，所述生成器还根据监听到的测试用设计模块的反馈信息，调整所述输入激励的队列的产生过程；所述参考模型检查器还对比所述测试用设计模块输出的反馈信息。

在所述第二步与第三步之间还包括以下步骤：A、覆盖率统计模块通过记录、统计所述状态机结构体模型中状态机模块包含的状态列表覆盖率和状态转换列表覆盖率，以及事务相关的标签列表覆盖率来评估覆盖程度，并反馈给状态机结构体模型本身。

在所述第二步中，所述生成器代码和参考模型检查器代码通过在计算机软件(例如VCS等)平台上的运行产生事务级测试用例。

在所述第一步中，所述事务级资源检查表是一个输入敏感量表、输出敏感量表、内部敏感量表和功能函数表。

在所述第一步中，所述控制事务的顺序流程是所述事务级资源检查表具体事务的传输过程。

本发明公开的一种集成电路设计验证方法，将整合的设计要求信息映射到状态机结构体模型，自动产生事务级测试用例。状态机结构体模型通过对整个测试用例产生过程的控制，调整测试用例的结构和顺序，不断向更高功能覆盖率逼近。本发明把状态机结构体模型与事务级资源检查表和调度事务的顺序控制模块相结合，通过状态机结构体模型的调度、控制、产生所有事务级的测试用例，提升验证效能。本发明通过对状态机结构体模型中调度事务的状态机和传输事务的覆盖保证了整个验证中的规格书所涉及功能的覆盖率。本发明能够不断反馈、调节测试用例，不断逼近合格的覆盖率，在验证中达到事半功倍的效果。

附图说明

图1为本发明的集成电路设计验证方法总体架构图。

图2为本发明的集成电路设计验证方法中定序器的架构图。

图3为本发明的集成电路设计验证方法中定序器到状态机结构体模型的具体映射示意图。

图4为本发明的状态机结构体模型的生成器、参考模型检查器与测试用设计模块DUT(Design Under Test)的验证方案。

图5为本发明的不含DUT的状态机结构体模型的生成器、参考模型检查器验证方案。

图6为本发明的状态机结构体模型根据覆盖率统计模块反馈而修正的流程图。

图7为本发明的事务级测试用例的结构示意图。

具体实施方式  下面结合附图和具体实施方式对本发明作进一步详细说明。此处所描述的具体实施例不是对本发明的限定，而是对本发明的解释。