[发明专利]具有可重构低功耗数据交织网络的数字信号处理器

权利要求书

1.一种具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，该数字信号处理器包括一个N路并行向量运算单元(10)、一个N路并行向量寄存器堆(20)、一个N路并行向量存储器(40)和一个N路可重构并行数据交织网络(30)，其中：

N路并行向量运算单元(10)用于对N路并行向量寄存器堆(20)输入的数据进行运算处理，产生运算结果，并将该运算结果输出给N路并行向量寄存器堆(20)；

N路并行向量寄存器堆(20)用于临时存放N路并行向量运算单元(10)中运算部件所使用的操作数以及运算结果；

N路并行向量存储器(40)用于存放大量的输入数据以及N路并行向量运算单元(10)中运算部件的运算结果；

N路可重构并行数据交织网络(30)用于连接N路并行向量运算单元(10)、N路并行向量寄存器堆(20)和N路并行向量存储器(40)，并管理其中的数据传输。

2.根据权利要求1所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述N路并行向量运算单元(10)中每一路并行向量运算单元均包含多个运算部件，该运算部件用于对N路并行向量寄存器堆(20)输入的操作数进行运算处理，并保存产生的运算结果。

3.根据权利要求1所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述N路可重构并行数据交织网络(30)包括交织通路(301)和交织控制器(302)，其中：

交织通路(301)用于对输入数据进行交织并送到输出；

交织控制器(302)用于向交织通路(301)发送控制信号，控制交织通路数据来源的选择以及数据交织模式。

4.根据权利要求3所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述交织通路(301)由N组N选1选通器组成，每个N选1选通器的输入信号包括数据信号和控制信号两部分。

5.根据权利要求4所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述N选1选通器的数据信号来源于N路并行向量寄存器堆(20)的输出、N路并行向量运算单元(10)的运算结果或N路并行向量存储器(40)的输出，该数据信号的去向是N路并行向量寄存器堆(20)的输入、N路并行向量运算单元(10)的运算操作数或N路并行向量存储器(40)的输入。

6.根据权利要求4所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述N选1选通器的控制信号来源于所述交织控制器(302)，以控制输入数据到输出数据的选通。

7.根据权利要求3所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，所述交织控制器(302)所控制的交织通路数据来源的选择，由各总线申请信号决定，获得总线申请授权的部件将作为数据来源；所述交织控制器(302)所控制的数据交织模式，由N路并行向量运算单元(10)、N路并行向量寄存器堆(20)或N路并行向量存储器(40)发送过来的地址高位段号决定，地址的低位送往N路并行向量存储器(40)作为偏移量。

8.根据权利要求1所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，该数字信号处理器还包括一旁路选择器80，该旁路选择器80通过所述N路可重构并行数据交织网络(30)连接于所述N路并行向量运算单元(10)，所述N路并行向量运算单元(10)的运算结果经过所述N路可重构并行数据交织网络(30)交织后，直接通过该旁路选择器80被旁路至所述N路并行向量运算单元(10)作为下一个运算的操作数，而不经过所述N路并行向量寄存器堆(20)和/或所述N路并行向量存储器(40)。

9.根据权利要求1或8所述的具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，该数字信号处理器还包括程序存储器(70)、指令译码器(60)和地址产生器(50)，其中：

程序存储器(70)用于存放该数字信号处理器运行所需要的程序指令并输出到指令译码器(60)；

指令译码器(60)用于对程序存储器(70)送来的程序指令进行译码产生对该数字信号处理器进行控制的控制信号，从而对N路并行向量运算单元(10)、N路并行向量寄存器堆(20)、N路可重构并行数据交织网络(30)以及地址产生器(50)进行控制；

地址产生器(50)用于接收指令译码器(60)发来的控制信号，产生对N路并行向量存储器(40)访问所需要的访问地址以及读写控制信号送往N路并行向量存储器(40)，同时根据产生的地址生成控制信号送往N路可重构并行数据交织网络(30)。