[发明专利]局部抛光半导体晶片的方法

说明书

技术领域

本发明涉及局部抛光半导体晶片的方法。

背景技术

传统上半导体晶片是硅片，一种具有层结构的衬底，例如衍生自硅的SiGe(硅-锗)、或SOI、SGOI或GeOI晶片。这些半导体晶片，特别是SOI和SiGe晶片，用于大多数苛求的应用，特别是用于超现代微处理器的生产。

SOI晶片(“绝缘体上的硅”)通常通过将硅晶片从所谓的“供体晶片”移至支撑晶片(“操作晶片”或“基础晶片”)而生产。通过转移硅晶片生产SOI晶片的方法是已知的，例如，通过所谓的Smart(EP 533551 A1)或Genesis。在WO 03/003430 A2中描述了另一种方法。SOI晶片包含支撑晶片和硅覆盖层(“顶层”或“器件层”)，其与前者连接，代表所谓的用于生产电子元件的活性层。或者是整个支撑晶片由电绝缘材料如玻璃或蓝宝石组成，或者是硅覆盖层通过电绝缘中间层与支撑晶片连接，例如由氧化硅组成的电绝缘中间层(在这种情况下，中间层被称为“埋氧层”BOX)。在后者情况下，支撑晶片不必是绝缘体，其可以例如是半导体晶片，优选是硅片。

现有技术中，除了上述转移法外，SOI(“绝缘体上的硅”)结构传统上还通过所谓的SIMOX(“通过氧离子注入隔离”)法生产。在SIMOX法中，将高剂量氧注入到硅衬底中，随后在高温(＞1200℃)下进行热处理和氧化，以在硅衬底上产生埋氧层。

类似地，SIMOX和层转移法也适于生产SGOI(“绝缘体上的硅/锗”)和/或GeOI(“绝缘体上的锗”)结构。

具有高比例锗的SiGe层也被称为虚拟衬底，被用于生产双轴应变硅。硅晶格的应变导致电荷载体的迁移率提高，并特别用于制造CMOS器件，其比具有非应变硅通道的那些具有更好的性能。

虚拟衬底原则上可以直接沉淀在单晶硅衬底例如硅半导体晶片上。然而，用所述程序，会大量形成诸如失配位错和穿透位错的缺陷。穿透位错和其累积(“堆积”)延展至虚拟衬底的表面以及沉积在虚拟衬底上的硅的应变层的表面上。因此尝试发现一种限制穿透位错密度及其堆积的方式。所述限制可以通过首先沉积分级SiGe缓冲层达到，在所述缓冲层中，锗的原子分数线性增加(“线性梯度”)或分步增加(“阶梯梯度”)。具有恒定锗含量的SiGe层最终沉积在SiGe缓冲层上，并以松弛态形成虚拟衬底。

在此描述的半导体晶片还必须满足其几何学上最苛刻的要求。

基本上，要求是国际上承认的“半导体技术路线图”(ITRS)提出的，这是年度综论的主题。例如在几何学、平坦性、纳米拓扑等上要求提高的22nm技术是最近在开发的。在每种情况下，下一代技术(22nm技术之后是16nm设计规则)的目标是微电子器件的更高的开关速度、更高的时钟率和更高的集成密度。

生产方法必须适应这些增加的要求，以至于必须相应地调整所有的晶片制造步骤，并经常用其它新的方法替换。

预期在未来会变得非常重要的SiGe和SOI晶片导致本发明提及的其它问题。

在上述层转移法中，所用的供体晶片传统上应该是可再利用的。然而，当供体晶片分离后，在晶片的边缘发现梯级(steps)，这需要在再利用晶片之前消除(以转移硅晶片)。

在SiGe技术中，产生的问题是在晶片的正面也有SiGe，在所述晶片的背面涂覆有重掺杂SiGe。当沉积外延层时，材料通常也被沉积在未被涂覆的一面上。这甚至在Si晶片上进行常规沉积外延Si层的过程中也可能发生，在这种情况下，明显看到边缘增厚。

而且，许多半导体晶片以凹面或凸面抛光形式存在。在此可以提及的一个实例是边缘比内部区域或晶片的中心厚的晶片。

在所述情况下，消除这些边缘梯级、边缘区域不期望的涂层或边缘区域不期望的增厚是期望的。

这是本发明的目的。

发明内容

所述目的通过用于局部抛光半导体晶片的一面的方法而达到，在所述方法中用可旋转抛光头压着半导体晶片，将其待抛光的一面对着位于旋转抛光板上并含有固着磨料的抛光垫，其中所述抛光头带有弹性膜，并通过气垫或液垫径向细分成多个室，每个室可以选择施加不同的抛光压，其中在这个过程中半导体晶片通过扣环保持在原位，所述扣环同样也用施加压力压着抛光垫，其中在半导体晶片和抛光垫之间引入抛光剂，并且选择施加在抛光头的位于半导体晶片的边缘区域的室中的半导体晶片上的抛光压以及扣环的施加压力，以使仅半导体晶片的边缘处的材料被基本上去除。

具体实施方式

基本上，借助“抛光头”压着半导体晶片，它们待抛光的那一面表面对着位于抛光板上的抛光垫。