[发明专利]具有迁移率优化取向的半导体纳米线及其形成方法

权利要求书

1.一种形成半导体结构的方法，包括：

对包括第一半导体链路部分的第一半导体结构进行图案化，其中所述第一半导体结构具有相隔第一宽度w1的第一对侧壁并且具有在氧化环境中有第一氧化速率的第一表面取向；

对包括第二半导体链路部分的第二半导体结构进行图案化，其中所述第二半导体链路部分具有相隔第二宽度w2的第二对侧壁并且具有在所述氧化环境中有第二氧化速率的第二表面取向；

通过以所述第一氧化速率细化所述第一半导体链路部分来形成具有第三宽度w3的第一半导体纳米线；以及

通过以所述第二氧化速率细化所述第二半导体链路部分来形成具有第四宽度w4的第二半导体纳米线，其中所述第三宽度w3和所述第四宽度w4是亚光刻尺寸。

2.如权利要求1所述的方法，其中，所述第一宽度w1和所述第三宽度w3之差与所述第二宽度w2和所述第四宽度w4之差的比值R等于所述第一氧化速率与所述第二氧化速率之比。

3.如权利要求2所述的方法，其中，所述第一宽度w1和所述第二宽度w2是光刻尺寸。

4.如权利要求1所述的方法，其中，所述第一半导体结构还包括宽度大于所述第一宽度w1的第一源侧垫片和第一漏侧垫片，并且其中，所述第二半导体结构还包括宽度大于所述第二宽度w2的第二源侧垫片和第二漏侧垫片。

5.如权利要求4所述的方法，还包括与所述第一和第二半导体链路部分同时地细化所述第一源侧垫片、所述第一漏侧垫片、所述第二源侧垫片和所述第二漏侧垫片。

6.如权利要求5所述的方法，其中，在细化前，所述第一源侧垫片、所述第一漏侧垫片、所述第二源侧垫片和所述第二漏侧垫片具有与所述第一和第二半导体链路部分相同的厚度。

7.如权利要求6所述的方法，其中，在细化后，所述第一源侧垫片、所述第一漏侧垫片、所述第二源侧垫片和所述第二漏侧垫片具有与所述第一和第二半导体纳米线相同的厚度。

8.如权利要求4所述的方法，还包括：利用所述第一和第二半导体结构作为蚀刻掩模，从所述第一和第二半导体结构下方蚀刻电介质材料层，其中在所述第一和第二半导体链路部分的下方根切所述电介质材料层。

9.如权利要求8所述的方法，其中，所述第一和第二半导体链路部分悬在所述电介质材料层的剩余部分的上方，并且其中，所述第一和第二半导体结构在所述第一源侧垫片、所述第一漏侧垫片、所述第二源侧垫片和所述第二漏侧垫片的底面上接触所述电介质材料层。

10.如权利要求1所述的方法，还包括：对单晶半导体层进行图案化，其中所述第一半导体结构和所述第二半导体结构由所述单晶半导体层的被图案化的部分形成。

11.如权利要求1所述的方法，其中，所述第一对侧壁平行于在所述单晶半导体层中的所有垂直面当中空穴迁移率达到最大的垂直面。

12.如权利要求1所述的方法，其中，所述第二对侧壁平行于在所述单晶半导体层中的所有垂直面当中电子迁移率达到最大的垂直面。

13.如权利要求1所述的方法，其中所述第三宽度w3和所述第四宽度w4从1nm到20nm，并且其中，所述第三宽度w3和所述第四宽度w4从2nm到10nm。

14.如权利要求13所述的方法，其中，所述第三宽度w3和所述第四宽度w4之中的较大值与所述第三宽度w3和所述第四宽度w4之间的较小值之比从0.1到10。

15.如权利要求14所述的方法，其中，所述第三宽度w3和所述第四宽度w4之中的较大值与所述第三宽度w3和所述第四宽度w4之间的较小值之比从1.0到1.68。

16.如权利要求1所述的方法，还包括：

通过氧化将所述第一和第二半导体链路部分的外围部分转换成氧化物材料部分；以及

去除所述氧化物材料部分，从而所述第一和第二半导体链路部分被细化。

17.如权利要求1所述的方法，其中所述第一和第二半导体结构被形成在电介质材料层上，其中所述电介质材料层为绝缘层上半导体SOI衬底的埋入式绝缘层，并且其中通过对所述SOI衬底的半导体顶层进行图案化来形成所述第一和第二半导体结构。