[发明专利]一种刷新操作方法以及基于该刷新操作方法的PSRAM

权利要求书

1.一种增益单元存储阵列的刷新操作方法，所述增益单元包括两组相互独立的字线和两组相互独立的位线，其特征在于，所述增益单元存储阵列的其中一行的刷新操作与该增益单元存储阵列的其他任一行的外部访问操作并行进行。

2.如权利要求1所述的刷新操作方法，其特征在于，所述外部访问操作为读操作、写操作或者保持操作，每个访问操作包括第一子操作阶段和第二子操作阶段；所述刷新操作包括读子操作阶段和写子操作阶段；所述刷新操作的读子操作阶段与第一访问操作的第二子操作阶段并行进行，所述刷新操作的写子操作阶段与第二访问操作的第一子操作阶段并行进行，所述第二访问操作相继连续于第一访问操作。

3.如权利要求2所述的刷新操作方法，其特征在于，所述读操作的第一子操作阶段和第二子操作阶段分别为读子操作阶段和输出子操作阶段，所述写操作的第一子操作阶段和第二子操作阶段分别为读子操作阶段和写子操作阶段，所述保持操作的第一子操作阶段和第二子操作阶段均为保持子操作阶段。

4.如权利要求2或3所述的刷新操作方法，其特征在于，所述第一子操作阶段在时间上等于所述第二子操作阶段。

5.如权利要求3所述的刷新操作方法，其特征在于，所有第一子操作阶段和所有第二子操作阶段在时间上等于所述写子操作阶段。

6.如权利要求2所述的刷新操作方法，其特征在于，所述第一访问操作和所述第二访问操作分别为保持操作和保持操作，或者分别为写操作和保持操作，或者分别为读操作和保持操作，或者分别为保持操作和写操作，或者分别为写操作和写操作，或者分别为读操作和写操作，或者分别为保持操作和读操作，或者分别为写操作和读操作，或者分别为读操作和读操作。

7.如权利要求1所述的刷新操作方法，其特征在于，对所述增益单元存储阵列的同一行进行外部访问操作和刷新操作时，如果所述外部访问操作是写操作，取消同一行的所述刷新操作。

8.如权利要求1所述的刷新操作方法，其特征在于，对所述增益单元存储阵列的同一行进行外部访问操作和刷新操作时，如果所述外部访问操作是读操作，取消同一行的所述刷新操作，并且所述读操作的前半周期将选中列的数据输出到外部、并在所述读操作的后半周期将选中行选中列的数据输出到外部的同时将选中行所有列的读出数据重新写回。

9.一种伪静态随机存储器，包括接口电路和存储阵列，所述存储阵列是增益单元存储阵列，所述增益单元包括两组相互独立的字线和两组相互独立的位线；其特征在于，还包括刷新控制电路，所述刷新控制电路可操作地用于控制增益单元存储阵列中的一行的刷新操作与所述增益单元存储阵列的其他行的外部访问操作并行进行。

10.如权利要求9所述的伪静态随机存储器，其特征在于，所述刷新控制电路包括行地址译码控制模块，所述行地址译码控制模块包括第一组行译码器和第二组行译码器，所述第一组行译码器用于对所述外部访问操作的行地址进行译码，所述第二组行译码器用于对所述刷新操作的行地址进行译码。

11.如权利要求10所述的伪静态随机存储器，其特征在于，所述增益单元的两组相互独立的字线分别是写字线和读字线，所述增益单元的两组相互独立的位线分别是写位线和读位线；所述行地址译码控制模块还包括组合逻辑输出电路，所述组合逻辑输出电路用于根据所述第一组行译码器和/或所述第二组行译码器的地址译码输出以及外部控制信号、产生用于选中所述写字线和/或所述读字线的信号。

12.如权利要求10所述的伪静态随机存储器，其特征在于，所述刷新控制电路还包括：

刷新地址累加模块，用于产生刷新请求信号和相应的刷新地址；

行地址比较模块，用于比较所述刷新地址累加模块产生的刷新地址和所述外部访问操作提供的外部访问地址；

逻辑控制模块，用于产生读子操作、写子操作和输出子操作的使能信号。

13.如权利要求12所述的伪静态随机存储器，其特征在于，所述刷新地址累加模块包括触发器、模m计数器和二进制计数器，其中m为大于或等于2的整数。

14.如权利要求10所述的伪静态随机存储器，其特征在于，所述伪静态随机存储器还包括读写电路、列译码器和输入/输出控制电路。