[发明专利]一种滤波器截止频率的校正装置及方法

说明书

技术领域

本发明涉及滤波器技术领域，尤其涉及一种滤波器截止频率的校正装置。

背景技术

进入21世纪以来，CMOS技术的射频收发芯片发展特别迅速，集成度越 来越高，芯片尺寸和成本都越来越小。在目前的射频收发芯片中，普遍采用 低中频或者零中频的方案将射频信号混频到低频，但是同时也会将临道的信 号混频到低频中，因此必须设计一种截止频率足够精确的滤波器，在保证射 频信号不被衰减的同时，把临道的信号抑制到我们期望的值。

滤波器的截止频率与时间常数成比例关系，因为电容和电阻值的变化会 导致时间常数产生变化，而电容和电阻的工艺偏差会导致电容和电阻值产生 变化，所以电容和电阻的工艺偏差使得滤波器的截止频率发生偏离，甚至会 使截止频率偏离±30%。为了保证滤波器的截止频率不发生偏离，因此必须设 计一个自动调节截止频率的电路来校正滤波器的截止频率。

目前，现有技术中有源RC滤波器的调节截止频率电路使用数字延迟锁存 环路调节滤波器的截止频率。该数字延迟锁存环路的工作原理是：为数字延 迟锁存环路提供一个参考时钟。参考时钟被分为两路。第一路参考时钟通过 除8或除16电路产生低频信号，该低频信号经过电阻阵列或者电容阵列组成 的一阶低通滤波器后，会产生一定的时间延迟φ₁。被延迟的低频信号通过比 较器转化为数字信号f_d，因此该数字信号f_d也具有时间延迟φ₁。第二路参考 时钟通过延迟产生器产生延迟脉冲信号f_c，该延迟脉冲信号f_c具有时间延迟 φ₀。信号f_d和f_c同时发送到锁存器中，其中f_c作为锁存器的时钟信号。当φ₁﹥ φ₀时，锁存器输出0，反之输出1。锁存器的输出发送给数字计数器，数字计 数器根据锁存器的输出产生控制信号，控制组成滤波器的电阻阵列或者电容 阵列中每个与电阻或者电容相连接的开关的开启或关闭，进而校正滤波器的 截止频率。有源RC调节电路校正截止频率的校正精度与电容阵列的位数或者 电阻阵列的位数有关，并且与时间延迟φ₀的精度有关。时间延迟φ₀是由第二 路参考时钟经过延迟产生器产生的，与工艺偏差无关。由于该延迟产生器不 是理想器件，因此导致时间延迟φ₀的精度降低，进而导致滤波器截止频率的 校正精度低。

发明内容

有鉴于此，本发明的目的在于提供一种滤波器截止频率的校正装置及方 法，以解决现有技术方案中由于延迟产生器不是理想器件导致时间延迟φ₀的 精度低，进而导致滤波器的校正精度低的问题。技术方案如下：

本发明提供一种滤波器截止频率的校正装置，其特征在于，包括：

RC（电阻电容）时间常数检测电路，用于检测实际RC时间常数；

与所述RC时间常数检测电路相连的数字电路，用于根据所述实际RC时 间常数，计算出RC设计偏差，根据所述RC设计偏差，调用数字映射表，产 生控制信号，该控制信号用于控制所述滤波器中的电容阵列或者电阻阵列中 与电容或电阻相连接的开关的开启或闭合。

本发明还提供一种滤波器截止频率的校正方法，其特征在于，包括：

RC时间常数检测电路检测实际RC时间常数；

数字电路根据所述实际RC时间常数，计算出RC设计偏差；

根据所述RC设计偏差，调用数字映射表，产生控制信号，该控制信号用 于控制所述滤波器中的电容阵列或者电阻阵列中与电容或电阻相连接的开关 的开启或闭合。