[发明专利]具有掩埋位线的半导体器件及其制造方法

说明书

相关申请

本申请要求2009年9月30日提交的韩国专利申请10-2009-0093499的优先权，通过引用将其全部内容并入本文。

技术领域

本发明的示例实施方案涉及制造半导体器件的方法，以及更特别地，涉及具有掩埋位线的半导体器件及其制造方法，其中每个位线连接至一个侧面接触。

背景技术

传统平面金属氧化物半导体场效应晶体管(MOSFET)由于漏电流、导通电流、短通道效应而正达到其物理极限，并且传统MOSFET的进一步微型化变得更加困难。为了克服此极限，正在研发具有取代普通平面沟道的垂直沟道的半导体器件。

通过形成包围在半导体衬底上垂直延伸的有源柱状物的环状栅极(此后称为垂直栅极)，且在有源柱状物的上部和下部中形成源极区与漏极区同时栅电极位于中间，由此制成具有垂直沟道的半导体器件。

图1为传统具有垂直沟道的半导体器件的剖面视图。参照图1，其显示多个柱状物结构，每个柱状物结构包括垂直于衬底11和硬掩模层13而延伸的有源柱状物12。有源柱状物12的外壁由栅极绝缘层14和垂直栅极15所包围，而掩埋位线16通过杂质的离子注入工艺而形成在衬底11内。使相邻的掩埋位线16彼此分开的沟槽17以层间介电层18充填。字线19沿着与掩埋位线16相交的方向来形成，同时将相邻的垂直栅极15相互连接。

在传统半导体器件中，在垂直栅极15下部的掩埋位线16通过离子注入工艺注入掺杂剂而形成。然而，在将半导体器件微型化过程中，仅以掺杂剂注入来降低掩埋位线16的电阻变得困难，因此无法获得期望的半导体器件的特性。

发明内容

本发明的实施方案涉及具有减少的掩埋位线的电阻的半导体器件及其制造方法。

依据本发明的一个实施方案，一种制造半导体器件的方法包括：蚀刻衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；在每个有源区的侧壁上形成侧面接触；以及形成金属位线，每个金属位线填充各沟槽的一部分并连接至侧面接触。

依据本发明的另一实施方案，一种制造半导体器件的方法包括：蚀刻半导体衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；形成填隙(gap-filling)沟槽的牺牲层，其中通过牺牲层的形成在每个有源区上形成突出部；形成与突出部的侧壁相接触的绝缘层图案；通过使用绝缘层图案作为蚀刻阻挡而蚀刻牺牲层；形成接触区，每个接触区打开有源区的侧壁；形成侧面接触，每个侧面接触填充接触区；以及形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。

依据本发明的另一实施方案，一种制造半导体器件的方法包括：蚀刻半导体衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；形成填隙沟槽的牺牲层，其中通过牺牲层的形成在每个有源区的上部之上形成突出部；在包括突出部的衬底上形成绝缘层；通过倾斜式离子注入(tilt ion implantation)工艺将掺杂剂注入绝缘层中；通过选择性地移除其中注入掺杂剂的一部分绝缘层而形成绝缘层图案；通过使用绝缘层图案作为蚀刻阻挡而蚀刻牺牲层；形成接触区，每个接触区打开有源区的侧壁；形成侧面接触，每个侧面接触填充接触区；以及形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。

依据本发明的又一实施方案，一种半导体器件包括：半导体衬底；从半导体衬底的表面延伸且互相分开的多个有源区；从各有源区的表面延伸且互相分开的多个有源柱状物；侧面接触，配置为与有源区的侧壁相接触；金属位线，每个金属位线填充有源区之间间隔的一部分且连接至各侧面接触；以及形成在有源柱状物的两侧壁上的字线。

附图说明

图1为显示传统具有垂直沟道的半导体器件的剖面视图。

图2为依照本发明的一个实施方案的半导体器件的立体视图。

图3A至3P为说明依据本发明一个实施方案制造半导体器件的方法的剖面视图。

图4A至4F为说明依据本发明一个实施方案在半导体器件中形成字线的方法的立体视图。

图5A为沿着图4E的线A-A’的半导体器件的剖面视图。

图5B为沿着图4F的线A-A’的半导体器件的剖面视图。

图6A为说明在形成金属位线后的所得衬底的平面视图。

图6B为说明在形成字线后的所得衬底的平面视图。

具体实施方式