[发明专利]积分型AD转换器、固体摄像器件和照相机系统

说明书

相关申请的交叉参考

本发明包含与2009年4月24日向日本专利局提交的日本专利申请JP 2009-107105相关的主题，在此将该日本专利申请的全部内容以引用的方式并入本文作为参考。

技术领域

本发明涉及一种适用于以互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)图像传感器为代表的固体摄像器件的积分型模拟数字转换器(下文称为“积分型AD(analog-to-digital)转换器”)、固体摄像器件和照相机系统。

背景技术

目前已有一种可以安装在例如进行高分辨率摄像(见JP-A-2008-92091(专利文献1))的固体摄像器件中的积分型AD转换器。

专利文献1提出了一种可以不用增加时钟频率就能提高分辨率的积分型AD转换器。

这种积分型AD转换器借助于时间量化器(时间数字转换器(TDC：Time-to-Digital Converter))获取低位(lower bit)上的信息，从而不用增加时钟频率就能提高分辨率，所述时间量化器使用通常的高位计数器(high-bitcounter)和环形振荡器来锁存并解码不同相位的时钟信号。

图1是示出了专利文献1中公开的AD转换器结构的图。

该AD转换器1包括比较器2、TDC(时间量化器、锁存器和解码器)3、高位计数器4和传输总线5。

该例中的AD转换器1是积分型AD转换器，该积分型AD转换器采用相位分别相差45度的四个时钟信号，并具有包括用于高位计数器的11位(bit)和用于低位TDC 3的3位的总共14位的分辨率。

比较器2对输入电压VSL与具有电压值随时间线性变化的斜坡波形的基准电压RAMP进行比较，并将比较结果输出为信号VCO。

高位计数器4在信号VCO变化的时刻开始或停止操作，并且低位TDC 3锁存不同相位时钟信号的信息。

图2是示出了提供比时钟频率高的分辨率的低位TDC的原理的图。

当相位分别相差45度的四个时钟信号CLKA、CLKB、CLKC和CLKD的值在信号VCO在时钟频率的一个周期内发生变化的时刻被锁存时，得到8个扩展码EB[3:0]。

3位的低位信息可以通过TDC 3的锁存解码部解码8个扩展码来获得。

该例是一种后计数方式，其中，高位计数器4在信号VCO发生变化的时刻开始计数。

图3是示出了当信号VCO的变化时刻在各个时钟沿附近改变时获得的扩展码EB[3:0]的二进制值和解码结果的变化的图。

通常，解码值的变化是±1LSB并且是连续的。然而，根据与高位纹波计数器的连接，±7LSB的误差会在时钟信号CLKA的上升沿附近出现。这种误差称为“火花误差(sparkle error)”。

图4A和图4B是示出了在高位计数器和低位TDC的连接部分处连续进行正确计数的情况以及在该连接部分处出现火花误差的情况的图。

时钟信号CLKA用作高位计数器4的时钟信号和低位TDC 3的时钟信号。

当信号VCO在时钟信号CLKA的上升沿附近改变时，会出现火花误差。

当信号VCO在时钟信号CLKA的上升沿之前发生微小的变化时，存储[0000b]作为扩展码EB[3:0]，并且当高位计数器4在时钟信号CLKA的上升沿之后计数时，进行的是正确计数。

当信号VCO在时钟信号CLKA的上升沿之后发生微小的变化时，存储[1000b]作为扩展码EB[3:0]。

当高位计数器4在时钟信号CLKA的上升沿之前没有计数，并等待下一个上升沿时，也能进行正确计数。

然而，当扩展码被锁存在低位TDC中的时刻与高位计数器开始计数的时刻不同时，会出现如下所述的上述关系反转的现象。

即，当信号VCO在时钟信号CLKA的上升沿之前发生微小变化时，存储[0000b]作为扩展码EB[3:0]。

当高位计数器4在时钟信号CLKA的上升沿之后没有计数，或者当信号VCO在时钟信号CLKA的上升沿之后发生微小变化时，存储[1000b]作为扩展码EB[3:0]。

然而，高位计数器4可能在时钟信号CLKA的上升沿之前计数。在这种情况下就会出现火花误差。

根据专利文献1中所述系统，相当于信号VCO的分离出的信号被分别输入到高位计数器4和低位TDC 3，并且在这些元件中存在电路延迟。