[发明专利]存储器件以及操作和控制该存储器件的方法

说明书

相关申请的交叉引用

本申请要求2010年2月25日提交的韩国专利申请No.10-2010-0017384的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及存储器件，更具体地涉及存储器件的数据掩蔽操作。

背景技术

存储器件可以执行用于阻截数据的数据掩蔽操作。当数据被掩蔽时，被掩蔽的数据不会被写入存储器件。

随着存储器件从DDR(双倍数据速率)3存储器件转变为DDR4存储器件，突发长度(burst length)增加至10。在此，突发长度表示数据传输帧的长度，数据传输帧的长度与一次输入到/输出自数据I/O引脚的串行数据的比特数相对应。例如，当突发长度被设置为10时，10比特的数据被一次输入到/输出自数据I/O引脚。在输入/输出数据中，8比特的数据可以是有效的数据，而剩余的2比特的数据用于数据掩蔽(DM)、数据总线倒置(DBI)、以及循环冗余校验(CRC)。

如上所述，对于有效数据和伴随的数据混合在数据传输帧中这一情形，需要存储器件识别用于数据掩蔽的信息是否包含在数据传输帧中。

发明内容

本发明的实施例涉及识别数据掩蔽信息是否包含在数据传输帧中的方法。

根据本发明的一个实施例，提供一种操作存储器件的方法，包括以下步骤：确定是否要进行数据掩蔽操作，并将掩蔽设置值设置为预定值；接收数据包；以及从所述数据包中提取掩蔽信息，以响应于所述掩蔽信息和所述掩蔽设置值来对数据进行掩蔽。

根据本发明的另一个实施例，提供一种控制存储器件的方法，包括以下步骤：发送掩蔽设置值，以确定是否要进行数据掩蔽操作；发送写入命令；以及响应于所述掩蔽设置值来确定数据包是否包含掩蔽信息，并发送与所述写入命令相对应的所述数据包。

根据本发明的又一个实施例，提供一种存储器件，包括：存储核心区，被配置为储存数据；设置值储存单元，被配置为储存掩蔽设置值；数据输入单元，被配置为接收数据包；以及掩蔽执行单元，被配置为响应于所述掩蔽设置值来从所述数据包中提取掩蔽信息，以阻止将被掩蔽的数据写入所述存储核心区。

附图说明

图1为根据本发明的一个实施例的存储器件的方框图。

图2为图1所示的掩蔽提取单元的方框图。

图3为包含在图1所示的掩蔽单元中的单位掩蔽器的方框图。

具体实施方式

下面参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当理解为限于本文所述的实施例。确切地说，提供这些实施例以使得本说明书对于本领域的技术人员来说将会清楚和完整，且充分表达本发明的范围。在整个说明书中，在本发明的各个附图和实施例中，相同的附图标记指代相同的部件。

图1为根据本发明的一个实施例的存储器件的方框图。

如图所示，存储器件包括存储核心区100、设置值储存单元110、数据输入单元120、以及掩蔽执行单元130。

存储核心区100被配置为储存数据。

设置值储存单元110被配置为将在存储器件的设置阶段所设置的掩蔽设置值DMEN进行储存。在此，所述设置阶段包括对模式寄存器设置(MRS，Mode Register Setting)进行设置的阶段和对存储器件进行初始化的阶段。在确定是否要进行数据掩蔽操作之后，设置值储存单元110储存掩蔽设置值DMEN，所述掩蔽设置值DMEN可以根据具体情况而不同。设置值储存单元110可以用储存MRS值的MRS寄存器来实现。

数据输入单元120被配置为接收从数据焊盘DQXN输入的数据包。在图1中，“XN”表示数据焊盘DQ的数量是N，N为自然数。比特数与突发长度BL相对应的串行数据被输入到N个数据焊盘DQ中的每个焊盘。在图1中，“BURST0”表示从N个数据焊盘DQ输入的串行数据的第一数据，而“BURST9”表示从N个数据焊盘DQ输入的串行数据的第十数据。根据示例，数据BURST0至BURST9的每一个都包括10比特的数据。

掩蔽执行单元130被配置为从数据包中提取掩蔽信息DM_BURST<0:7>，以阻止将被掩蔽的数据写入存储核心区100。在此，响应于掩蔽设置值DMEN来确定掩蔽执行单元130是否执行掩蔽操作。