[发明专利]GaN基MOSFET及其制备方法

说明书

技术领域

本发明涉及一种GaN基MOSFET及其制备方法，属于微电子材料领域。

背景技术

几十年来，集成电路的发展基本遵循了Intel公司创始人之一的GordonE.Moore博士1964 年预言的摩尔定律：在集成电路的单个芯片上集成的元件数，即集成电路的集成度，每12至 18个月增加一倍，特征尺寸缩小倍。随着器件的特征尺寸越来越小，传统的SiO₂栅介质 层的厚度也随着栅极线宽的不断缩小而越来越薄，由于量子隧穿效应导致的隧穿电流迅速增 加，结果导致SiO₂层不能起到绝缘介质的作用，器件的漏电流已达到无法承受的地步。采用 高介电常数(high-k)材料可以在保证对沟道有相同控制能力的条件下，栅介质层的物理厚度增 大，于是栅层与沟道间的直接隧穿电流将大大减小。

GaN材料具有带隙宽、发光效率高、电子漂移饱和速度高、热导率高、硬度大、介电常 数小，化学性质稳定及抗辐射、抗高温等特点，成为短波长光电子器件及高频、高压、高温 微电子器件制备的最优选材料，被誉为第三代半导体材料。近年来，由于在高温下的操作可 靠性和更低的漏电流特性，GaN基MOSFET也获得了广泛的关注和研究。而(La₂O₃)_x(SiO₂)_1-x材料由于具有较高的介电常数，被认为是替代Hf基high-k材料的下一代high-k材料。因此， 在GaN衬底上生长(La₂O₃)_x(SiO₂)_1-x薄膜栅介质材料在高温MOSFET应用上具有重要意义。

然而，由于GaN较大的禁带宽度(E_g＝3.42eV)，(La₂O₃)_x(SiO₂)_1-xhigh-k材料中等的禁带 宽度(～5.7eV)，将会导致(La₂O₃)_x(SiO₂)_1-x薄膜与GaN界面间的势垒高度偏低，引起漏电流的 增大。所以，从能带偏移的角度来看，一个最合适的栅介质材料首先要有大的介电常数和大 的带隙，同时相对于沟道半导体材料有对称的价带和导带偏移，从而减小漏电流。

发明内容

本发明提供一种GaN基MOSFET，可以有效的调节(La₂O₃)_x(SiO₂)_1-x薄膜与GaN衬底之 间的能带补偿，减小漏电流。

本发明还提供了上述GaN基MOSFET的制备方法。

所述GaN基MOSFET，在GaN衬底上设有(La₂O₃)_x(SiO₂)_1-x栅介质层，GaN衬底和 (La₂O₃)_x(SiO₂)_1-x栅介质层之间设有厚度为0.5-2nm的SiO₂缓冲层。

所述(La₂O₃)_x(SiO₂)_1-x栅介质层和GaN衬底为公知结构，作为优选方案，所述 (La₂O₃)_x(SiO₂)_1-x栅介质层厚度为10-100nm，0.4＜x＜0.6；GaN衬底的厚度为10-50μm。

所述GaN基MOSFET的制备方法，包括如下步骤：

a)将GaN衬底清洗、吹干后放入反应腔以备沉积薄膜；