[发明专利]一种金属栅极/高K栅介质叠层结构的制备和成形方法

说明书

技术领域

本发明属于半导体技术领域，特别指一种金属栅极/高K栅介质叠层结构的制备方法。本发明适合于32纳米及以下技术代高性能互补型金属氧化物半导体(CMOS)器件的应用。

技术背景

随着CMOS器件特征尺寸的不断缩小，高介电常数(K)栅介质和金属栅电极的应用势在必行。采用高K介质，由于在同样的等效氧化物厚度(EOT)下有较厚的物理厚度，所以可大大降低栅极漏电流。而金属栅的采用可消除多晶硅栅的耗尽效应和硼的穿透效应，提高器件可靠性，减小栅电阻。但要把金属栅/高K介质工艺集成的CMOS技术中仍然面临着很多挑战。特别是在先栅工艺CMOS技术中，高K栅介质/金属栅极叠层结构的刻蚀成形难度很大，包括刻蚀速率、刻蚀选择比，叠层结构的刻蚀剖面的各向异性程度等都很难同时兼顾好。为降低刻蚀难度和防止后续源/漏区高剂量离子注入时离子穿透金属栅极，可以采用多晶硅/薄层金属栅叠层结构来代替单一的厚的金属栅极。即便如此，金属栅叠层结构的高度陡直的各向异性刻蚀剖面和对硅衬底和硬掩膜刻蚀的高选择比仍然是一个非常大的挑战。

发明内容

本发明的目的在于提供一种金属栅极/高K栅介质叠层结构的制备方法，不仅可以获得叠层结构陡直的刻蚀剖面，而且对衬底硅具有良好的刻蚀选择比，还与CMOS工艺完全兼容，成本低，便于集成电路产业化。

为实现上述目的，本发明提供的金属栅极/高K栅介质叠层结构的制备和成形方法，其主要步骤为：

步骤1)在硅衬底上生成一层SiON和SiO₂界面层；

步骤2)在界面层上沉积高K栅介质膜；

步骤3)对高K介质膜进行快速热退火；

步骤4)在高K介质上沉积TaN金属栅电极膜；

步骤5)在TaN金属栅极上沉积多晶硅栅层，然后沉积硬掩膜层；

步骤6)光刻形成胶膜图形，通过反应离子刻蚀对硬掩膜介质层进行各向异性刻蚀，将胶膜图形转移到硬掩膜层；

步骤7)去胶，以硬掩膜为掩蔽层，采用Cl₂/HBr混合气体反应离子刻蚀多晶硅栅；

步骤8)以硬掩膜为掩蔽层，通过BCl₃基刻蚀气体刻蚀对TaN金属栅/高K栅介质叠层进行各向异性和高选择比刻蚀。

所述方法中，步骤1之前先将硅衬底于清洗液中浸泡2-10分钟进行清洗；清洗液按重量计，氢氟酸∶异丙醇∶水为0.2-1.5％∶0.01-0.10％∶1％。

所述方法中，步骤1中采用先注入氮再快速热氧化形成，或先氧化再等离子氮化形成SiON界面层。

所述方法中，步骤2中高K栅介质膜是Hf基掺杂氧化物：HfO₂、HfON、HfSiO、HfSiON、HfTaON、HfAlO、HfAlON、HfSiAlON、HfLaO或HfLaON；所述高K栅介质层通过物理气相淀积、金属有机化学气相淀积或原子层淀积工艺形成。

所述方法中，步骤3中快速热退火温度600-1000℃，时间10-120秒。

所述方法中，步骤4中TaN金属栅采用N₂/Ar气氛中反应溅射Ta靶形成，或用有机化学气相淀积或原子层淀积形成。

所述方法中，步骤5中硬掩膜介层是氧化硅、氮化硅或其叠层形成。

所述方法中，步骤6中硬掩膜的刻蚀采用氟基反应离子刻蚀；氟基反应离子刻蚀采用的是CF₄、CHF₃或SF₆。

所述方法中，步骤8中BCl₃基刻蚀气体为BCl₃/Cl₂/Ar/O₂的混合气体；BCl₃流量为20-120sccm，Cl₂流量为5-30sccm，O₂流量为2-15sccm，Ar流量为10-60sccm；刻蚀功率上电极为120-450W，下电极为30-200W；腔体工作压力为4-15mτ；腔体和电极温度50-150℃。