[发明专利]基于脉动阵列的高速图像压缩VLSI编码方法及编码器

说明书

技术领域

本发明涉及一种基于脉动阵列的高速图像压缩编码方法及编码器，特别是一种基于小波变换及脉动阵列技术设计的面向VLSI硬件实现的高速图像压缩编码方法及编码器。

背景技术

图像信息具有信息量大，数据量大的特点，据分析，在人类接收到的信息当中，20％是通过声音接收的，而通过眼睛接收到的信息超过了80％，自古就有“百闻不如一见”的说法，形象地说明了图像信息交流的重要性和迫切性。然而，数字图像都是二维以上的数据，随着尺寸的增大，数据量以几何速度增长。如果不能解决巨大的数据量和有限的记录空间和传输带宽之间的矛盾，那么像如今这样普及的数字图像应用是不可能的。

因此，自从数字图像应用诞生之日起，数字图像压缩技术也随之发展起来，在最近几十年一直是研究的热点，并获得了许多优秀的算法，而且许多算法还成为商业标准，如JPEG标准和最新的JPEG2000标准。一个图像压缩存储/传输系统的核心部分就是图像压缩编码器，它关系着图像质量和整个系统的性能。衡量图像压缩编码器的性能主要有两项指标：图像压缩性能和压缩速度，图像压缩性能越高，表明压缩算法越高效，在相同压缩比下能达到更高的图像质量，而压缩速度表示编码器每秒能压缩多少图像。由于目前的图像压缩算法普遍具有较高的计算复杂度，而采用常用的通用处理器或可编程DSP难以实现实时的图像压缩编码。所以，采用硬件如FPGA或ASIC实现图像压缩才能达到实时图像压缩的目的，现在市面上出现多款专用图像压缩芯片，它们一般采用功能块串行处理的方式，最高可以达到60MSPS的压缩速度，能够满足普通帧频的视频图像压缩应用需求。然而，对于在许多领域都有重要应用的高速相机来说，要对100MSPS～500MSPS的高速图像进行压缩仍然比较困难。

由于有了上述问题的存在，如何在高速图像应用中对高帧频高分辨率的视频图像进行实时压缩，以便记录和实时传输图像数据，就成了一个很重要的研究课题。

发明内容

本发明的技术解决问题：克服了通用处理器和可编程DSP以及普通图像压缩芯片难以实现高帧频高分辨率图像实时压缩的速度局限，提供一种基于脉动阵列的高速图像压缩VLSI编码方法及编码器，通过FPGA或ASIC实现时，它能够在消耗较少硬件资源的情况下，实现较高压缩比的实时图像压缩，为高帧频高分辨率的数字图像实时压缩存储/传输的工作提供最核心的解决方案。

本发明的技术解决方案：基于脉动阵列的高速图像压缩VLSI编码方法，其特征在于步骤如下：

步骤一，将整幅图像切割为大小为32×32的图像块。

步骤二，采用三级二维5/3小波变换对32×32的图像块做能量聚集，去除像素间的相关性；要实现二维的小波变换，可采用一维行变换，一维列变换分离的实现方法，其中一维5/3小波变换采用小波提升结构实现。小波提升结构包括预测过程和更新两个过程，预测和更新两个过程由(1)、(2)式所定义：

(1)

(2)

其中x_extent(n)为原始小波信号x(n)的边缘对称扩展信号，y(n)为一级小波变换系数。经过三级二维5/3小波变换后，图像被分解为10个子带的小波系数；

步骤三，采用最佳量化对所述小波系数进行量化

根据子带变换增益确定各个子带的最优量化阶，即公式(3)

Δb=Δ·1Gb,---(3)]]>

其中G_b为子带变换增益，表示子带b的反变换综合基矢量的平方范数；为基本量化步长。

步骤四，对量化后的小波系数进行自适应零游程编码(AZRL)；

步骤五，采用编码参数k＝0的Exp-Golomb编码对自适应零游程产生的样本和游程长度进行熵编码，完成图像块的压缩，获得每个图像块的压缩码流。

步骤六，将步骤一中切割开的每个图像块独立编码的码流按照相应顺序打包起来，形成图像压缩文件。