[发明专利]采用补偿时钟抖动的数据传送电路和方法

说明书

相关申请的交叉引用

该美国非临时专利申请要求在35U.S.C§119下的于2009年4月8日提交的韩国专利申请的优先权，其主题并入在此作为参考。

技术领域

本发明构思总体涉及数据传送电路、并入了数据传送电路的集成电路设备以及对数据传送电路的操作加以控制的方法，所述数据传送电路的操作对根据电源电压变化而发生的时钟信号抖动加以补偿。

背景技术

随着更大的数据带宽和增强的功能性越来越需要集成电路设备，由这样的设备接收数据以及从这样的设备发送数据的传输频率提高了。提高数据输入/输出(I/O)频率导致了许多问题，因为传统的电路通常不适于在这样的频率下工作。例如，随着数据以越来越高的速度经过特定的数据传送电路，数据传送电路对所应用的控制信号和控制电压的容限降低。

图1是一般数据传送电路100的框图。数据传送电路100可以在多种集成电路设备内采用许多不同形式，如半导体存储设备的数据I/O接口。在该示例情况下，随着半导体存储设备的工作频率提高，在读取/写入操作期间数据经过I/O接口的速率也提高。

如图1所示，数据传送电路100主要接收时钟信号(CLK)、电源电压(Vp)和数据输入信号(Din)作为输入。在数据传送电路100的操作中，数据传送电路100与时钟信号(CLK)同步地提供输出数据(Dout)，所述输出数据(Dout)具有与输入数据(Din)相同的信息内容。输出数据(Dout)的信息内容应当与输入数据(Din)的内容精确地相同，即使存在将数据传送电路100的输出进行重新计时的可能性，也要将数据传送电路100的输出与时钟信号(CLK)同步地相关。

数据传送电路100的任何具体设计都针对所施加的电源电压(Vp)而采取固定值(即，恒定电平)。根据数据传送电路100的特性和应用，电源电压(Vp)可以采用许多不同形式之一并且可以被设置在任何合理的电平。例如，通常在现代集成电路设备内产生或施加到现代集成电路设备的电压(如，V_DD、V_SS、V_DDQ、V_SSQ、V_DDL和V_DDH)可以被用作施加到数据传送电路100的电源电压(Vp)。

然而如详细说明的一样，期望电源电压(Vp)以特定电平为数据传送电路100的内部电路供电。因此，实现数据传送电路100的组件(例如，晶体管)和电路是在以下假定下设计的：将稳定地施加固定值电源电压。当然，本领域技术人员将理解，在产生和应用电源电压的理想方法与提供稳定电源电压的实际困难之间存在很大差异。将理解，例如，施加到数据传送电路的电源电压的电平将响应于瞬态噪声、负载效应等而上下波动。电源电压电平的这种微小波动在过去是被容忍的，至少关于数据传送电路是这样。不幸的是，提高数据通过特定数据传送电路的速率极大地降低了这样的电路对波动电源电压的容限。

考虑图2所示的示例，图2包括图2a、2b、2c和2d。

图2a以比较的方式示出了理想电源电压与有噪电源电压之间的差异，所述理想电源电压在限定的时间段上被稳定地设置在中间(或额定)值VpM，所述有噪电源电压从额定值VpM向上到VpH或向下到VpL变化而作为限定的时间段内在随机出现的时间段处的噪声的函数。

图2b示出了时钟信号(CLK)、所施加的电源电压(Vp)以及合成的抖动时钟信号(抖动CLK)之间的关系，所述抖动时钟信号是在关于图1而先前描述的数据传送电路100的传统实现方式中产生的。图2c和2d进一步示出了向图1的数据传送电路100施加图2a的有噪电源电压的情况的相应波形计时图。从这些相关的图中可以理解，时钟信号(CLK)与数据输入信号(Din)和电源电压(Vp)一起被施加到图2a的数据传送电路100。理想地，电源电压可以在图2所示的多个时钟周期上固定在额定电平(即，可以不变地稳定在VpM的电平处)。而图2所示的有噪电源电压(Vp)是一种不好的情况，在该情况下，在将电源电压(Vp)的电平施加到数据传送电路100时，在该电源电压(Vp)的电平中存在很大波动。在这一点上，噪声可以被耦合到向数据传送电路100提供电源电压(Vp)的信号线上。在该“Vp噪声”的影响下，电源电压(Vp)的实际电平(例如)在VpM与VpL电平之间上升和下降。