[发明专利]改进的N位管脚ADC阅读器

权利要求书

1.一种包括用于确定与电阻分压器相关的值的单输入管脚的集成电路，包 括：

第一电路，用于通过所述单输入管脚确定所述电阻分压器的电阻比值；

第一寄存器，用于存储表示所述电阻比值的第一组比特，其中所述第一组 比特包括所述值的最低有效位；

第二电路，用于通过所述单输入管脚确定所述电阻分压器的等效阻抗；和

第二寄存器，用于存储表示所述等效阻抗的第二组比特，其中所述第二组 比特包括与所述电阻分压器相关的所述值的最高有效位。

2.如权利要求1所述的集成电路，其中所述第一电路包括模数转换器。

3.如权利要求2所述的集成电路，其中所述第一组比特包括5比特且所述 第二组比特包括3比特。

4.如权利要求1所述的集成电路，其中所述第二电路进一步包括：

德尔塔检测电路，用于响应于在将电流应用到所述单输入管脚时和没有将 电流应用到所述单输入管脚时之间所述单输入管脚处的电压差别来确定所述电 阻分压器的所述等效阻抗；

第三电路，用于响应于确定所述单输入管脚处的电压大于被加到所述电阻 分压器的每一端上的两个参考电压之差的一半时产生第一控制信号，还用于响 应于确定所述单输入管脚处的电压小于所述两个参考电压之差的一半时产生第 二控制信号；

吸收电流源，响应于所述第一控制信号，作为所述电流而被应用到所述单 输入管脚；和

电源电流源，响应于所述第二控制信号，作为所述电流源被应用到所述单 输入管脚。

5.如权利要求4所述的集成电路，其中所述第三电路进一步包括比较器， 用于将所述单输入管脚处的电压与参考值进行比较，其中所述参考值等于所述 电阻分压器的每一端上所加的两个参考电压之差的一半。

6.如权利要求1所述的集成电路，其中所述第二电路进一步包括非线性模 数转换器。

7.如权利要求1所述的集成电路，其中所述第二电路进一步包括绝对值数 字减法器。

8.如权利要求1所述的集成电路，进一步包括连接在所述单输入管脚和所 述电阻分压器之间的电阻。

9.如权利要求1所述的集成电路，进一步包括：

第二输入；和

与所述第二输入相关的串联开关，用于将参考电压与所述电阻分压器断开。

10.一种n位模数阅读器，用于确定与电阻分压器相关的值，包括：

电流源，具有无电流提供的第一操作模式和提供电流源或电流吸收器的第 二操作模式；

模数转换器，用于响应在第一操作模式中与所述电阻分压器相关的模拟值 而产生第一数字值，还用于响应在第二操作模式中与所述电阻分压器相关的模 拟值而产生第二数字值；

第一寄存器，用于存储所述模数转换器所产生的所述第一数字值和所述第 二数字值；

比较逻辑，用于确定存储在所述第一寄存器中的所述第一和第二数字值是 否大致等于在第一和第二操作模式中的所述模数转换器的输出；

第二寄存器，用于响应所述比较逻辑多次确定存储在所述第一寄存器内的 所述第一数字值大致等于所述模数转换器的输出从而存储来自所述第一寄存器 的第一数字值，其中所述第一数字值的最高有效位部分包括与所述电阻分压器 网络相关的值的最低有效位部分；

减法逻辑，用于对存储在所述第二寄存器中的所述第一数字值和存储在所 述第一寄存器中的所述第二数字值执行减法操作，以产生被减的值；

译码器，用于对所述被减的值执行译码操作，以产生与所述电阻分压器相 关的值的最高有效位部分；和

输出寄存器，用于在最高有效位部分中存储来自所述译码器的与所述电阻 分压器相关的值的最高有效位部分，且用于在最低有效位部分中存储来自所述 第二寄存器的与所述电阻分压器相关的值的最低有效位部分。